一、闩锁效应概述

什么是闩锁效应

闩锁效应,说白了就是芯片内部“短路”了。你想想看,正常情况下CMOS电路里,PMOS和NMOS是交替工作的,电流很小。但一旦触发闩锁,电源到地之间就形成了一条低阻通路,电流会一直流一直流,直到芯片烧掉。

我习惯这么跟新人解释:闩锁效应就像电路里“卡住”了一个开关。本来应该关掉的,结果关不掉,电流就失控了。

从物理机制上看,CMOS工艺中天然存在一个寄生PNPN结构——也就是两个双极型晶体管(BJT)背靠背连在一起。一个是横向的PNP管,一个是纵向的NPN管。它们之间通过衬底和阱区耦合,形成了一个正反馈环路。

核心机制:当外界扰动(比如重离子撞击、电压过冲)让其中一个BJT导通,另一个也会跟着导通。两个管子互相“推波助澜”,电流越滚越大,最终锁定在导通状态。

嗯,这里要注意:闩锁一旦触发,即使扰动源消失了,它也不会自己恢复。除非你断电重启。

闩锁效应的历史与危害

我记得最早在20世纪60年代末,CMOS工艺刚出来的时候,工程师们就发现了这个问题。那时候的工艺线宽还很大,闩锁效应其实没那么敏感。但随着工艺越做越小,问题越来越严重。

到了80年代,闩锁效应成了CMOS芯片的“头号杀手”。我记得看过一份报告,某款航天用芯片因为闩锁效应,在轨运行不到三个月就失效了。那次事故直接推动了抗辐照加固技术的发展。

闩锁效应的危害,我总结了几点:

  • 芯片烧毁——大电流导致局部过热,金属互连线熔断
  • 功能失效——即使没烧毁,闩锁也会让电路逻辑卡死
  • 系统崩溃——芯片闩锁后,整个系统的电源电压会被拉低
  • 不可恢复——除非断电,否则闩锁状态一直保持

避坑指南:我曾经遇到过一款芯片,在测试时发现只要输入电压超过VDD+0.3V,芯片就“死机”了。查了半天,发现是I/O接口的寄生PNP管被触发了。后来加了限流电阻才解决。所以,I/O接口的闩锁防护一定要做足

抗辐照芯片中的特殊挑战

在普通芯片里,闩锁效应主要靠工艺和版图来防。但在抗辐照芯片里,情况复杂得多。为什么?因为辐射环境会“主动”帮你触发闩锁。

你想想看,太空中的高能粒子(质子、重离子)打进来,会在硅中产生大量电子-空穴对。这些载流子被寄生BJT收集,就相当于给基极注入了一个电流脉冲。如果这个脉冲够大,闩锁就触发了。

我个人的经验是,抗辐照芯片的闩锁防护要关注三个特殊点:

  1. 粒子能量高——重离子的线性能量传输(LET)值可以高达几十MeV·cm²/mg,产生的电荷量远超普通噪声
  2. 温度范围宽——航天芯片要工作在-55°C到125°C,温度越高,寄生BJT的增益越大,闩锁越容易触发
  3. 长期累积效应——总剂量效应会让氧化层中积累陷阱电荷,改变阱区的掺杂浓度,降低闩锁阈值

说白了,抗辐照芯片的闩锁防护,不是简单的“加几个保护环”就能搞定的。你需要从工艺、版图、电路三个层面同时下手。

小技巧:我建议在设计初期就做一次闩锁风险评估。用TCAD仿真跑一下不同LET值下的触发条件,看看你的设计裕量够不够。别等到流片回来再测,那时候改版就晚了。

闩锁效应的知识体系

下面这张图是我自己整理的闩锁效应知识框架,帮你快速建立全局认知:

闩锁效应 物理机制 寄生PNPN结构 正反馈环路 低阻通路形成 触发因素 重离子/质子撞击 电压过冲/浪涌 温度升高 防护措施 保护环/隔离结构 版图布局优化 限流/钳位电路 抗辐照芯片:三者缺一不可 理解机制 → 识别触发 → 实施防护

这张图把闩锁效应拆成了三个维度。我个人觉得,理解物理机制是基础,识别触发因素是关键,实施防护措施是目标。三者环环相扣,缺一不可。

一个简单的闩锁触发模型

为了让你更直观地理解,我写了一个简单的Verilog-A模型,模拟闩锁触发的电流变化:

// 闩锁效应简化模型 (Verilog-A)
module latchup_model (vdd, vss, trigger);
  inout vdd, vss;
  input trigger;
  electrical vdd, vss, trigger;
  
  parameter real R_on = 10;      // 闩锁导通电阻 (欧姆)
  parameter real I_trigger = 1e-3; // 触发电流阈值 (A)
  
  real I_latch;
  
  analog begin
    // 检测触发信号
    if (I(trigger) > I_trigger) begin
      I_latch = (V(vdd) - V(vss)) / R_on;
    end else begin
      I_latch = 1e-12; // 漏电流
    end
    
    // 输出电流
    I(vdd, vss) <+ I_latch;
  end
endmodule

这个模型虽然简单,但抓住了闩锁的核心特征:一旦触发电流超过阈值,电源到地之间就变成低阻通路。实际设计中,这个阈值受温度、工艺角、辐射剂量等多种因素影响,不是一个固定值。

关键数据:在0.18μm CMOS工艺中,典型的闩锁触发电流阈值在1-10mA之间。但在抗辐照加固设计中,我们通常要求触发阈值大于100mA,甚至更高。这就是加固设计和普通设计的差距。

好了,这一章我们聊了闩锁效应的基本概念、历史危害,以及抗辐照芯片面临的特殊挑战。下一章我会深入讲闩锁效应的物理机制——那个寄生PNPN结构到底是怎么工作的,以及为什么辐射会让它更容易触发。


公众号:蓝海资料掘金营,微信deep3321