3、总剂量效应（TID）详解
总剂量效应，英文叫 Total Ionizing Dose，简称 TID。说白了，就是芯片在辐射环境里待久了，累积的辐射剂量把器件性能给“熬”坏了。我刚开始接触航天项目时，总觉得这玩意儿离我们很远。直到有一次，我看到一颗卫星用的电源管理芯片，在轨运行两年后输出电流直接掉了 30%。嗯，从那以后，我再也不敢小看 TID 了。
这一节，我带你深入看看 TID 到底怎么影响 MOSFET 和双极晶体管。你想想看，一颗芯片在太空里飞十年，累积的剂量可能高达几十甚至上百 krad(Si)。这个数字，对普通商用芯片来说，基本就是“死刑判决”。
3.1 MOSFET 阈值电压漂移
MOSFET 受 TID 影响最明显的，就是阈值电压 Vth 的漂移。为什么会这样？
辐射产生的电子-空穴对，在栅氧化层里被电场分离。空穴迁移率低，容易被氧化层中的陷阱捕获，形成正电荷。这些正电荷会“拉”沟道，让 NMOS 更容易开启，PMOS 更难开启。
我个人的经验是：NMOS 的 Vth 会负向漂移，PMOS 的 Vth 会正向漂移。漂移量可以大到几百毫伏。这在模拟电路里，可能直接让运放的工作点跑飞。
ΔVth ≈ (q · ΔNot) / Cox
其中 ΔNot 是氧化层陷阱电荷密度的变化量，Cox 是单位面积栅电容。
我在项目中遇到过一款 0.18μm 的 CMOS 运放，总剂量到 30 krad(Si) 时，输入失调电压从 1mV 漂到了 15mV。整个电路直接没法用了。所以，设计时一定要留足 Vth 的余量。
3.2 漏电流增加
阈值电压漂移带来的直接后果，就是漏电流增加。尤其是 NMOS 的关态漏电流，会随着 Vth 负漂而指数级上升。
还有一个容易被忽视的点：场氧化层下的寄生沟道。辐射会在场氧中积累电荷，形成额外的漏电路径。我见过一个案例，某款 FPGA 的 I/O 口在总剂量达到 50 krad(Si) 后，静态功耗从 10mW 飙升到了 200mW。查了半天，发现就是场氧漏电搞的鬼。
我曾经在设计一款电源管理芯片时，忽略了场氧漏电。结果流片回来，辐射测试直接挂掉。后来我学乖了，在版图里加了“保护环”，把寄生沟道彻底隔断。这个技巧，建议你记下来。
3.3 载流子迁移率退化
辐射还会在氧化层和界面引入缺陷，这些缺陷会散射载流子，降低迁移率。迁移率下降，直接导致跨导 gm 降低，驱动能力变差。
我记得有一次，一个同事问我：“为什么辐射后，我的 LDO 输出阻抗变大了？” 我告诉他，其实就是迁移率退化，导致功率管的导通电阻增加了。这个效应在低压器件里尤其明显，因为低压器件的沟道本来就短，迁移率退化对性能的影响更大。
迁移率退化通常用以下经验公式描述：
μ = μ0 / (1 + α · D)
其中：
μ0 是初始迁移率
D 是总剂量
α 是退化系数（与工艺相关）3.4 双极晶体管的电流增益衰减
双极晶体管对 TID 也很敏感，但机制和 MOSFET 不太一样。辐射会在基区氧化层中产生正电荷，这些电荷会吸引基区的少数载流子，增加表面复合速率。结果就是基极电流 Ib 增加，电流增益 β 下降。
我个人的经验是：NPN 管的 β 衰减比 PNP 管更严重。因为 NPN 管的基区是 P 型，表面更容易被氧化层正电荷耗尽，复合速率更高。
| 器件类型 | 主要退化参数 | 典型退化量（50 krad(Si)） |
|---|---|---|
| NMOS | Vth 负漂、漏电流增加 | Vth 漂移 100~300 mV |
| PMOS | Vth 正漂、跨导下降 | Vth 漂移 50~200 mV |
| NPN 双极 | β 衰减 | β 下降 30%~60% |
| PNP 双极 | β 衰减（较轻） | β 下降 10%~30% |
双极晶体管的 β 衰减在低电流下更严重。如果你的电路工作在微安级电流，β 可能掉到原来的十分之一。我曾经设计过一个带隙基准，就因为没注意这个，辐射后输出基准电压直接偏了 50mV。
3.5 TID 测试方法
TID 测试，说白了就是给芯片“照 X 光”，看它能扛多久。常用的辐射源有两种：钴60 源和 X 射线源。
3.5.1 钴60 源
钴60 源是经典的 TID 测试方法。它发射 1.17 MeV 和 1.33 MeV 的伽马射线，穿透力强，能均匀照射整个芯片。优点是结果权威，被航天标准（如 MIL-STD-883、ESA/SCC）广泛认可。
缺点也很明显：辐射剂量率通常较低（几十到几百 rad(Si)/s），一次测试可能要照好几个小时。而且，钴60 源是放射性物质，安全要求高，不是每个实验室都有。
3.5.2 X 射线源
X 射线源是近年来流行的替代方案。它使用 10~40 keV 的 X 射线，剂量率可以做到很高（krad(Si)/s 级别），测试时间短，几分钟就能搞定。而且 X 射线源可以关断，没有放射性残留，安全性好。
但 X 射线也有局限：能量低，穿透力弱，容易被封装材料吸收。所以测试前通常需要开盖（decapsulation），或者使用薄封装芯片。
我个人的建议是：如果做航天级认证，首选钴60 源。如果只是设计验证或工艺评估，X 射线源完全够用，效率还高。
3.5.3 测试流程
不管用哪种源，TID 测试的流程都差不多：
- 辐照前测试：测量芯片的初始参数（Vth、漏电流、β 等）。
- 辐照：将芯片置于辐射源下，按设定的剂量率照射。
- 中间测试：在特定剂量点（如 10、30、50、100 krad(Si)）停下，测量参数变化。
- 退火：辐照结束后，在高温（如 100°C）下退火，模拟在轨恢复效应。
- 最终测试：退火后再次测量，评估永久损伤。
测试时一定要控制偏置条件。我记得有一次，我忘了给芯片加偏置就照了，结果测试数据完全没法用。因为不同偏置下，辐射损伤的分布完全不同。标准做法是：在辐照时给芯片加最恶劣的偏置（通常是最大电压）。
3.6 知识体系图
下面这张图，帮你理清 TID 效应的核心逻辑：
这张图把 TID 的核心影响路径画清楚了。从总剂量出发，左边是 MOSFET 的三个主要退化参数，右边是双极晶体管的 β 衰减，下面是两种主流测试方法。你对照着看，思路会清晰很多。
公众号:蓝海资料掘金营，微信deep3321