3、量子芯片制造工艺：光刻与微纳加工在量子芯片中的应用、超导约瑟夫森结的制备、芯片封装与低温测试环境

各位同学，大家好。今天我们聊聊量子芯片是怎么造出来的。

很多人觉得量子计算很玄乎，但芯片制造这件事，说到底还是得落到工艺上。我做了十几年半导体工艺，后来转到量子芯片这块，最大的感受就是：量子芯片的制造，本质上是在跟原子尺度打交道。你想想看，传统芯片的晶体管已经够小了，但量子芯片里的约瑟夫森结，它的核心区域只有几百纳米甚至更小。嗯，这里面的门道，我们一个一个说。

3.1 光刻与微纳加工：给量子芯片“画电路”

光刻，说白了就是照相。只不过我们照的不是人像，而是电路图。在量子芯片里，光刻的作用是把设计好的量子比特结构，转移到衬底上。

我个人习惯把光刻分成三步：

1. 涂胶——在硅片或蓝宝石衬底上均匀涂一层光刻胶。这步看着简单，但胶的厚度、均匀性直接影响后续图形质量。我记得刚入行时，有次涂胶没控制好，边缘厚中间薄，结果曝光后图形全歪了。从那以后，我每次涂胶都要用椭偏仪测一下厚度。
2. 曝光——用紫外光或电子束，把掩模版上的图形转移到光刻胶上。量子芯片对精度要求极高，通常用电子束光刻（EBL）。电子束可以聚焦到几纳米，但缺点是慢——写一片两英寸的片子，可能要花好几个小时。
3. 显影——把曝光过的胶用显影液洗掉，露出下面的衬底。这一步要控制好时间和温度，不然图形边缘会模糊。

微纳加工不只是光刻，还包括刻蚀、镀膜、剥离等工艺。比如，刻蚀的时候要用反应离子刻蚀（RIE）把不需要的金属层去掉。这里有个坑：刻蚀速率要均匀。如果刻蚀速率不均匀，有的地方刻多了，有的地方没刻透，整个芯片就废了。我建议新手在做刻蚀之前，先跑一片“假片”测一下速率，别直接上真片。

3.2 超导约瑟夫森结的制备：量子比特的心脏

约瑟夫森结，是超导量子比特的核心。它由两层超导金属中间夹一层极薄的绝缘层组成。这个绝缘层只有1-2纳米厚，比一个原子大不了多少。制备它，用的是Dolan桥工艺，也叫“双层胶悬空桥”技术。

具体流程是这样的：

1. 先在衬底上涂两层胶：下层是较厚的PMMA，上层是较薄的共聚物。曝光后，显影液会把上层胶洗掉，但下层胶只洗掉一部分，形成一个“悬空桥”。
2. 然后，用电子束蒸发镀铝。铝蒸汽从不同角度蒸发，一部分沉积在衬底上，一部分被悬空桥挡住。这样，在桥的下方就形成了一个“重叠区”——这就是约瑟夫森结的隧道结。
3. 最后，用丙酮把胶和多余的铝一起剥离掉，只留下约瑟夫森结。

制备完成后，还要用氧化工艺在铝表面形成一层氧化铝（AlO_x）作为绝缘层。氧化时间、氧气压力、温度，都会影响结的电阻。一般来说，氧化时间越长，结电阻越大。但也不是越大越好——电阻太大，量子比特的读出会变困难。这个平衡点，需要反复试。

3.3 芯片封装与低温测试环境：让量子比特“冷静”下来

芯片做好了，接下来就是封装。量子芯片的封装和传统芯片完全不同。传统芯片封装主要考虑散热和引脚连接，但量子芯片封装要考虑的是：如何把信号引进来，同时不引入噪声。

封装的关键点：

• 微波信号传输：量子比特的控制和读出，用的是微波信号（4-8 GHz）。封装盒子里要设计好微波传输线，尽量减少信号反射和损耗。我一般用共面波导（CPW）结构，阻抗匹配到50欧姆。
• 滤波与屏蔽：外界电磁噪声会破坏量子比特的相干性。所以封装盒要用高磁导率的材料（如mu-metal）做屏蔽，同时在信号线上加低通滤波器。我记得有一次，一个量子比特的T1时间总是上不去，排查了两个月，最后发现是封装盒的接地没做好。接地不良，噪声全进来了。
• 低温兼容：量子芯片工作在10-20 mK的极低温下。封装材料必须能承受反复的热循环（从室温到低温），而且不能有热膨胀不匹配的问题。我建议用无氧铜做封装底座，热导率高，而且低温下性能稳定。

封装好之后，就要放进稀释制冷机里测试。稀释制冷机能把温度降到10 mK以下，比外太空还冷。测试的时候，要接上同轴电缆、衰减器、滤波器，把微波信号送进去，同时把量子比特的响应信号读出来。

下面这张图，是我整理的量子芯片制造工艺的完整流程。从衬底准备到低温测试，每一步都环环相扣。你仔细看看，会发现每个环节都有“坑”，但跨过去之后，就是一片新天地。

好了，这一章的内容就到这里。量子芯片的制造，每一步都是精细活。从光刻到封装，再到低温测试，环环相扣。你如果以后真的去做量子芯片，记住一句话：细节决定成败。一个螺丝没拧紧，一个温度没控好，都可能让几个月的努力白费。但反过来，当你看到量子比特在示波器上跳出清晰的拉比振荡时，那种成就感，也是无可替代的。

---

公众号:蓝海资料掘金营，微信deep3321