芯片设计环节（下）：后端综合、布局布线、物理验证与流片准备

好，咱们接着聊。上一节我们把前端设计讲完了，说白了就是你把代码写好了，功能仿真也过了。但这时候的芯片还只是个“概念”，一堆 RTL 代码而已。真正要把这堆代码变成一块能用的硅片，就得靠后端了。

后端这活儿，我干了十几年。说实话，前端设计像写文章，后端更像是在雕花——你得在极其有限的面积里，把几千万甚至上亿个晶体管安排得明明白白。今天我就把后端综合、布局布线、物理验证和流片准备这几个关键环节，掰开了揉碎了讲给你听。

核心观点：后端设计决定了芯片能不能“跑起来”，更决定了它能“跑多快”、“跑多省电”。前端写的是逻辑，后端做的是物理。

芯片后端设计流程 逻辑综合 RTL → 门级网表 布局规划 Floorplan 时钟树综合 CTS 布线 Routing 物理验证 DRC/LVS/ERC 流片准备 Tape-out 时序不满足？

1. 逻辑综合：从 RTL 到门级网表

逻辑综合，说白了就是把你的 Verilog 代码翻译成芯片厂能用的标准单元。你写了个 assign c = a & b;，综合工具就会把它映射成一个 AND 门。

但事情没这么简单。你得告诉工具：你要多快的速度？功耗要多少？面积能有多大？这些约束条件，就是所谓的 SDC（Synopsys Design Constraints）。

我的经验：刚开始做综合时，我总喜欢把时序约束设得很紧，觉得这样芯片肯定能跑得快。结果呢？工具为了满足时序，拼命插入 buffer，面积暴涨，功耗也跟着上去了。后来我学乖了——约束要合理，留 10%-15% 的余量就够了。

综合完成后，你会得到两个东西：一个是门级网表（.v 文件），另一个是标准延迟格式文件（.sdf）。网表告诉工具你用了哪些门，SDF 告诉工具这些门有多快。

// 综合后的门级网表示例
module top (clk, rst, a, b, c);
  input clk, rst, a, b;
  output c;
  wire n1;
  AND2 U1 (.A(a), .B(b), .Y(n1));
  DFF U2 (.D(n1), .CK(clk), .RN(rst), .Q(c));
endmodule

2. 布局规划：给芯片画格子

布局规划，英文叫 Floorplan。这一步你要决定：CPU 核放哪？内存放哪？I/O 放哪？

我见过一个新手，把两个高频模块放得老远，结果信号从一头跑到另一头，一个时钟周期根本不够用。你想想看，信号在芯片里跑也是有延迟的——每毫米大约 5-10 皮秒。高频设计里，这可不是小数目。

布局规划的核心原则就三条：

  • 高相关模块放一起——减少走线长度
  • I/O 靠边放——方便封装
  • 留出时钟树空间——时钟信号要均匀分布

注意：布局规划时一定要考虑电源网络。我曾经在一个项目里，因为电源网格设计得太稀疏，导致芯片中间区域电压降（IR Drop）严重，直接影响了时序。从那以后，我每次做 Floorplan 都会先跑一遍电源分析。

3. 时钟树综合：让所有时钟同步

时钟树综合，简称 CTS。这一步的目标是让时钟信号从时钟源到达每个触发器的延迟尽量一致。

为什么要做这个？因为如果时钟到达两个触发器的时间不一样，就会出现时钟偏差（Clock Skew）。偏差大了，时序就乱了。

CTS 工具会插入很多 buffer，像一棵树一样把时钟信号分发出去。我习惯把时钟树分成几级：第一级是全局时钟 buffer，第二级是区域 buffer，第三级是局部 buffer。这样层级清晰，调试也方便。

关键指标：时钟偏差通常要控制在时钟周期的 5% 以内。比如你的芯片跑 1GHz，周期是 1ns，那偏差就不能超过 50ps。

4. 布线：把所有的点连起来

布线，就是把你布局好的所有标准单元用金属线连起来。这一步最耗时，也最容易出问题。

布线分两步走：全局布线和详细布线。全局布线先规划大致的走线通道，详细布线再精确到每一条金属线。

我遇到过最头疼的问题就是布线拥塞。有些区域标准单元摆得太密，走线通道不够用，工具只能绕远路，结果时序就崩了。解决方法是回头调整布局，把单元分散一些。

布线层 用途 典型宽度
M1-M2 局部互连 0.1-0.2μm
M3-M6 全局互连 0.2-0.5μm
M7-M10 电源/时钟 0.5-2μm

5. 物理验证：检查有没有“违章建筑”

物理验证，就是检查你的版图有没有违反晶圆厂的制造规则。这一步不过，流片就是白花钱。

主要检查三项：

  • DRC（设计规则检查）——线宽够不够？间距够不够？
  • LVS（版图与原理图一致性检查）——你画的版图和你设计的电路是不是一回事？
  • ERC（电气规则检查）——有没有悬空的引脚？有没有短路？

避坑指南：我曾经在一个项目里，DRC 报了 5000 多个错误。一开始我头都大了，后来发现其中 90% 都是同一个问题——某个标准单元的 pin 间距不满足新工艺的要求。换了个单元库，问题全解决了。所以，遇到大量 DRC 错误，先看看是不是库的问题。

6. 流片准备：最后的“体检”

流片准备，英文叫 Tape-out。这一步就是把最终确认的版图数据交给晶圆厂。

交出去之前，要做最后一次全面检查：

  1. 时序签核——用最严格的 corner 再跑一遍 STA
  2. 功耗分析——确认芯片不会过热
  3. IR Drop 分析——确认电源网络没问题
  4. 电迁移检查——确认金属线不会因为电流过大而断裂

我记得有一次流片前夜，我发现一个 corner 下的时序有 2ps 的违例。团队里有人说“2ps 而已，应该没事吧？”但我坚持改。改完重新跑，确认没问题才交出去。后来芯片回来，一切正常。2ps 虽然小，但在高频设计里，可能就是成功和失败的区别。

流片前的最后一步：生成 GDSII 文件。这是晶圆厂唯一认的格式。生成之后，一定要做一次“GDS 对比”，确保和你的版图完全一致。

好了，后端设计的核心环节就这些。逻辑综合把代码变成门，布局布线把门摆好连好，物理验证确保没毛病，最后流片。每一步都有坑，但每一步也都有方法。做后端设计，耐心比聪明更重要。

专注资料整理
← 上一章 📖 返回目录 下一章 →