2、系统架构设计:EDR系统整体架构与关键芯片选型

大家好,我是你们的讲师。今天我们来聊聊EDR系统的骨架——系统架构设计。说实话,很多新手工程师一上来就盯着芯片选型看,这其实是个误区。我个人的习惯是,先搭好架构的“毛坯房”,再考虑用什么“装修材料”。

EDR,说白了就是汽车上的黑匣子。它的核心任务就三个:采集数据、存好数据、关键时刻能传出去。围绕这三点,我们把系统拆成四个层次。

2.1 系统整体架构:四层分工

EDR的架构,我习惯把它分成四层。你想想看,就像盖房子,地基、承重墙、水电、门窗,各司其职。

核心架构四层:

  • 传感器层:负责感知物理世界。比如加速度、角速度、碰撞信号。
  • 处理层:大脑。负责数据融合、判断触发条件、管理存储。
  • 存储层:保险柜。负责把关键数据安全地写进Flash里。
  • 通信层:嘴巴和耳朵。负责和CAN总线、诊断仪、甚至云端对话。

这里我画了一张架构图,方便大家理解数据是怎么流动的。

EDR系统四层架构与数据流 传感器层 加速度计 | 陀螺仪 | 碰撞传感器 | 轮速传感器 处理层 MCU主控 | 数据融合 | 触发判断 | 协议解析 存储层 NOR Flash | NAND Flash | 掉电保护电路 通信层 CAN收发器 | SPI | UART | 以太网(可选) 模拟/数字信号 处理后的数据 存储指令

嗯,这里要注意,传感器层和处理层之间,往往需要加一级信号调理电路。我在项目中遇到过,加速度计输出的信号毛刺特别多,直接进MCU的ADC,数据根本没法用。后来加了一级RC滤波和运放缓冲,问题才解决。

2.2 关键芯片选型:三颗核心芯片

选型这件事,我建议你遵循一个原则:车规级是底线,可靠性是生命线。EDR芯片选型,说白了就是选好三颗芯:MCU、Flash、加速度计。

2.4.1 MCU选型

MCU是EDR的大脑。我个人比较偏爱Infineon的TC2xx系列和NXP的S32K系列。为什么?

  • 性能:主频至少80MHz以上,最好带硬件浮点运算单元。EDR要做碰撞算法,浮点运算躲不开。
  • 外设:至少2路CAN-FD接口,3路以上SPI。Flash和加速度计都走SPI,CAN用来和车身通信。
  • 安全:必须支持ECC内存校验。我曾经吃过亏,有一次样机在高温箱里跑了一整天,内存突然翻转,数据全乱了。从那以后,没有ECC的MCU我坚决不用。
参数 推荐要求 说明
内核 ARM Cortex-M4F 或 同类 带FPU,算碰撞算法不吃力
主频 ≥80MHz 太低的话,数据采集会丢帧
CAN-FD ≥2路 一路接车身,一路留作诊断
SPI ≥3路 Flash、加速度计、预留扩展
工作温度 -40℃ ~ 125℃ 车规级基本要求

2.4.2 Flash选型

Flash是EDR的保险柜。EDR法规要求,碰撞前5秒到碰撞后0.5秒的数据必须完整保存。数据量不大,但写入速度要快,掉电不能丢。

我建议用NOR Flash,而不是NAND。为什么?NOR Flash的读取速度更快,而且坏块管理简单。NAND虽然容量大,但坏块多,需要复杂的ECC纠错。EDR存储的数据量通常只有几兆字节,NOR完全够用。

选型小技巧:

选Flash时,重点关注两个参数:擦写次数数据保持时间。车规级Flash一般要求10万次擦写,数据保持20年以上。别贪便宜买工业级的,夏天车里70度,工业级Flash数据很快就丢了。

2.4.3 加速度计选型

加速度计是EDR的眼睛。它负责感知碰撞的剧烈程度。选型时,我主要看三个指标:

  • 量程:至少±200g。普通碰撞可能只有几十个g,但高速碰撞瞬间能到几百个g。量程选小了,数据直接削顶。
  • 带宽:至少400Hz。EDR法规要求采样率至少100Hz,但为了捕捉碰撞的瞬态特征,我建议选400Hz以上的。
  • 接口:SPI接口优先。I2C虽然接线少,但速度慢,容易受干扰。

避坑指南:

我曾经在选加速度计时,只看量程和带宽,忽略了零漂这个参数。结果装车后,车辆静止时加速度计输出一直在0.5g到1g之间跳。后来换了零漂小于50mg的型号,问题才解决。记住,零漂太大的加速度计,会误触发碰撞记录。

2.3 硬件框图设计

好了,芯片选好了,我们来看看怎么把它们连起来。下面是一个典型的EDR硬件框图。

MCU Infineon TC275 SPI x3, CAN-FD x2 加速度计 ±200g, SPI SPI1 NOR Flash 64Mb, SPI SPI2 CAN收发器 TJA1043 CAN-FD 电源管理 SBC + LDO 掉电检测电路 VCC EDR硬件框图(简化版)

这个框图看起来简单,但有几个细节我提醒一下:

  • 电源管理:一定要有掉电检测电路。EDR在碰撞时,车辆电源可能瞬间中断。掉电检测电路会触发MCU进入紧急存储模式,把最后的数据写进Flash。
  • SPI隔离:加速度计和Flash的SPI线,建议加小电阻(比如22Ω)做阻抗匹配。我遇到过SPI信号反射导致数据错位的问题,加个电阻就解决了。
  • CAN终端电阻:CAN收发器旁边别忘了放120Ω终端电阻。很多人画原理图时漏掉这个,结果CAN通信时好时坏。

总结一下:

EDR系统架构设计,核心就是四层分工明确,三颗芯片选型到位。传感器层负责感知,处理层负责判断,存储层负责保存,通信层负责交互。选型时,车规级是底线,可靠性是生命线。硬件框图设计时,注意电源管理和信号完整性。

好了,这一章的内容就到这里。记住,架构设计是EDR的骨架,骨架搭好了,后面的工作才能顺利进行。


专注资料整理