4、主电源设计(二):LDO在EDR中的应用

各位工程师朋友,咱们接着聊EDR电源设计。上一节讲了DC-DC,这节咱们聚焦LDO——低压差线性稳压器。

说实话,在EDR系统里,DC-DC负责效率,LDO负责纯净。我见过不少新手,觉得LDO就是个降压的,随便选一个就行。结果ADC采出来的数据跳得像心电图,传感器读数飘得离谱。嗯,这里面的门道,咱们得好好掰扯掰扯。

4.1 为什么噪声敏感电路离不开LDO?

你想想看,EDR里那些高精度ADC、模拟传感器,它们对电源噪声有多敏感?

我举个例子。有一次调试一个16位ADC的采集板,DC-DC直接供电时,ADC输出最低两位一直在跳。换成LDO后,数据瞬间稳了。说白了,DC-DC的开关噪声(几十mV级别)对模拟电路就是灾难。

LDO的核心优势就两个:

  • 低噪声输出:典型输出噪声在10μV~100μV级别
  • 高电源抑制比(PSRR):能滤除来自输入端的纹波

我个人习惯,在EDR系统里,凡是接ADC、运放、传感器的电源轨,一律用LDO做二次稳压。这不是浪费,这是保命。

4.2 PSRR——LDO的看家本领

PSRR,全称Power Supply Rejection Ratio,电源抑制比。说白了,就是LDO对输入纹波的抑制能力。

公式很简单:

PSRR(dB) = 20 × log(Vin_ripple / Vout_ripple)

举个例子:输入纹波100mV,输出纹波1mV,PSRR就是40dB。数值越大,抑制能力越强。

但这里有个坑——PSRR不是一条直线,它随频率变化。

我画了一张图,帮你理解PSRR的频率特性:

LDO PSRR 频率特性曲线(典型值) 0 dB 20 dB 40 dB 60 dB 10 Hz 100 Hz 1 kHz 10 kHz 100 kHz 高PSRR区 过渡区 低PSRR区 PSRR曲线 频率升高 → PSRR下降

看到了吗?低频段PSRR很高(60dB+),到了高频段就掉得厉害。我遇到过一位同事,选了个PSRR在1kHz时60dB的LDO,结果DC-DC开关频率是2MHz,实际抑制效果大打折扣。

关键结论:选LDO时,一定要看DC-DC开关频率处的PSRR值,而不是只看低频值。

4.3 实战:如何为ADC选择LDO?

咱们以EDR中常见的16位ADC为例,说说具体怎么选。

第一步:确定噪声要求

16位ADC,参考电压2.5V,LSB = 2.5V / 2^16 ≈ 38μV。电源噪声至少要低于1/2 LSB,也就是19μV。

第二步:看PSRR

假设前级DC-DC开关频率1MHz,纹波20mV。要让输出纹波低于19μV,需要的PSRR:

PSRR = 20 × log(20mV / 19μV) = 20 × log(1052) ≈ 60.4dB

也就是说,在1MHz处,LDO的PSRR至少要60dB。

第三步:看输出噪声

除了PSRR,LDO自身也有噪声。我一般选输出噪声低于10μV(10Hz~100kHz)的型号。

参数 要求 说明
PSRR @ 1MHz ≥ 60dB 抑制DC-DC开关纹波
输出噪声 ≤ 10μV 10Hz~100kHz积分
压差 ≤ 300mV 保证效率
输出电流 ≥ 2倍负载 留余量

我的经验:TI的TPS7A系列、ADI的LT3045系列,在EDR项目里表现都不错。但别盲目迷信品牌,一定要看datasheet里的PSRR曲线图。

4.4 避坑指南——LDO使用中的常见问题

坑一:输入输出电容选错

我曾经遇到过,LDO输出端用了X5R电容,结果低温下容值掉了一半,LDO直接振荡了。后来全部换成X7R或C0G,问题解决。

坑二:压差不够

LDO需要一定的压差才能正常工作。我见过有人用3.3V LDO,输入只有3.4V,结果输出只有3.1V。记住,压差不够,PSRR也会下降。

坑三:散热没考虑

LDO是线性稳压,效率低。输入5V输出3.3V,电流200mA,功耗就是(5-3.3)×0.2=0.34W。小封装LDO可能扛不住。我一般会算一下功耗,必要时加散热焊盘。

警告:LDO不是万能的。如果前级DC-DC纹波太大(超过100mV),或者开关频率超过LDO的PSRR有效范围,建议先加一级LC滤波,再进LDO。

4.5 一个完整的EDR供电链路示例

咱们看一个实际案例。EDR系统里,ADC需要3.3V供电,电流50mA。

供电链路:
电池(12V) → DC-DC(5V) → LC滤波 → LDO(3.3V) → ADC

关键参数:
- DC-DC:开关频率2.2MHz,输出纹波30mV
- LC滤波:10μH + 10μF,对2.2MHz衰减约20dB
- LDO:PSRR @ 2.2MHz = 55dB,输出噪声8μV

最终输出纹波:30mV × 10^(-20/20) × 10^(-55/20) ≈ 1.5μV
这个值远低于16位ADC的噪声容限(19μV),设计OK。

你看,加了LC滤波后,LDO的压力小了很多。这也是我常用的手法——别让LDO一个人扛所有噪声。

4.6 小结

LDO在EDR里的角色,说白了就是「噪声清洁工」。DC-DC把电压降下来,LDO把噪声洗掉。

选型时记住三点:

  • PSRR要看高频段,别被低频值忽悠
  • 输出噪声要低于ADC的1/2 LSB
  • 压差、散热、电容选型一个都不能少

我做了这么多年电源设计,最大的体会就是:LDO选对了,模拟电路就稳了一半。下次调试ADC数据跳动时,先别急着怀疑算法,看看电源干不干净。


专注资料整理