1. I2C总线协议基础
各位同学好，我是老李。今天咱们聊聊I2C总线协议的基础知识。说实话，I2C这玩意儿在嵌入式开发里太常见了——传感器、EEPROM、ADC、触摸屏，几乎每个板子上都能找到它的身影。我最早接触I2C是在做一款工业采集设备的时候，当时被一个应答信号坑了整整两天，从那以后我对I2C的时序就格外上心。
这一章，我会从物理层讲到协议层，再带你分析实际波形。嗯，咱们不搞那些虚的，直接上干货。
1.1 I2C物理层特性
I2C总线只有两根线：SCL（时钟线）和SDA（数据线）。你想想看，两根线就能挂几十个设备，是不是很省引脚？
物理层有几个关键点，我列出来：
- 开漏输出：SCL和SDA都是开漏结构。这意味着什么？说白了，芯片只能把线拉低，不能主动拉高。拉高靠的是上拉电阻。
- 上拉电阻：一般选4.7kΩ或10kΩ。我在项目中遇到过一个问题——总线电容太大，导致上升沿变缓，通信出错。后来把上拉电阻从10kΩ换成了2.2kΩ，问题就解决了。
- 多主多从：总线上可以有多个主机，但同一时刻只能有一个主机控制时钟。仲裁机制我后面会讲。
- 地址机制：每个从设备有唯一的7位或10位地址。7位地址最多挂127个设备，实际中一般挂几个到十几个。
重要参数速查表：
| 参数 | 标准模式 | 快速模式 | 高速模式 |
|---|---|---|---|
| 最大时钟频率 | 100 kHz | 400 kHz | 3.4 MHz |
| 最大总线电容 | 400 pF | 400 pF | 100 pF |
| 上拉电阻范围 | 4.7kΩ ~ 10kΩ | 1.5kΩ ~ 4.7kΩ | 0.5kΩ ~ 1.5kΩ |
个人经验：我建议你在设计PCB时，SCL和SDA走线尽量等长，并且远离高频信号。曾经有个项目，I2C总线旁边跑了一根50MHz的时钟线，结果I2C数据经常出错。后来把I2C线挪到板子边缘，加了个地线隔离，世界清净了。
1.2 I2C协议层详解
协议层是I2C的核心。咱们从最基础的四个要素说起：起始条件、停止条件、数据有效性、应答机制。
1.2.1 起始条件（START Condition）
起始条件很简单：SCL为高电平时，SDA从高电平跳变到低电平。这个下降沿告诉所有从设备：注意了，主机要开始通信了。
为什么要在SCL高电平时跳变？因为数据采样也是在SCL高电平时进行的。起始条件故意选在这个时刻，就是为了和正常数据传输区分开。你想想看，如果SCL低电平时跳变，那跟数据位变化就没区别了，对吧？
1.2.2 停止条件（STOP Condition）
停止条件正好相反：SCL为高电平时，SDA从低电平跳变到高电平。这个上升沿告诉所有从设备：本次传输结束了，总线释放。
我记得刚学I2C时，总搞混起始和停止。后来我记了个口诀：「高到低是开始，低到高是结束」。嗯，简单粗暴，但管用。
1.2.3 数据有效性
I2C的数据采样规则很明确：
- SCL高电平时，SDA上的数据必须稳定。主机在此时采样。
- SCL低电平时，SDA上的数据可以变化。从机在此时准备下一个数据位。
说白了，就是「高电平读数据，低电平换数据」。这个规则保证了数据传输的可靠性。我在调试时经常用示波器抓波形，只要看到SCL高电平时SDA有跳变，那基本就是协议错误。
1.2.4 应答机制（ACK/NACK）
应答是I2C协议里最容易出问题的地方。每次传输完一个字节（8位数据），第9个时钟周期就是应答位。
- ACK（应答）：接收方在第9个时钟周期将SDA拉低，表示「收到了，继续发」。
- NACK（非应答）：接收方在第9个时钟周期保持SDA高电平，表示「没收到」或「不想收了」。
避坑指南：我曾经在一个项目中，从设备地址写对了，寄存器地址也写对了，但就是读不到数据。折腾了一下午，最后发现是应答位没处理好——主机在读取最后一个字节后，需要发送NACK来告诉从设备「够了，别发了」。如果发了ACK，从设备会继续发数据，导致总线卡死。嗯，从那以后我写I2C驱动时，都会仔细检查应答位的逻辑。
1.3 I2C总线时序分析
光讲理论不行，咱们来看实际波形。下面我用SVG画了一个完整的I2C写操作时序图，你跟着我一步步分析。
咱们从上图一步步拆解：
- 起始条件：SCL高电平时，SDA从高拉低。总线开始工作。
- 发送从机地址：主机在SCL的驱动下，逐位发送7位地址 + 1位读写位（0表示写，1表示读）。高位在前。
- 等待应答：第9个时钟周期，从机如果地址匹配，会拉低SDA作为应答。如果没拉低，说明地址不对或设备不存在。
- 发送数据：主机继续发送8位数据，同样高位在前。每发完一个字节，等待从机应答。
- 停止条件：SCL高电平时，SDA从低拉高。传输结束。
调试技巧：我习惯在驱动里加一个超时机制。比如等待应答时，如果超过一定时间（比如10ms）还没收到ACK，就主动发送停止条件并报错。这样可以防止从设备死机导致总线卡死。你想想看，如果没这个超时，整个系统可能就hang住了。
1.4 常见问题与避坑
最后，我总结几个I2C调试中经常遇到的问题：
- 总线卡死（Bus Lock）：从设备异常拉低SDA不放。解决办法：主机主动发送9个时钟脉冲，让从设备释放总线。我写过一个小工具函数，专门处理这种情况。
- 时钟拉伸（Clock Stretching）：从设备拉低SCL，要求主机等待。有些从设备处理数据慢，会用到这个机制。但要注意，不是所有主机都支持时钟拉伸。
- 地址冲突：两个从设备用了相同地址。解决办法：检查数据手册，或者用地址选择引脚（如A0、A1、A2）来区分。
- 上拉电阻不匹配：电阻太大导致上升沿太慢，电阻太小导致功耗过高。我一般先按4.7kΩ试，不行再调整。
重要提醒：I2C协议虽然简单，但实际调试中坑不少。我建议你在写驱动之前，先用逻辑分析仪抓一下波形，确认时序是否正确。特别是起始条件、停止条件和应答位，这三个地方最容易出问题。嗯，别问我怎么知道的——都是血泪教训。
好了，I2C总线协议基础就讲到这里。记住：物理层关注开漏和上拉，协议层关注起始、停止、数据和应答，时序分析关注波形和顺序。把这几点吃透了，I2C驱动移植对你来说就是小菜一碟。