第1章：SoC架构基础：处理器核心、总线架构与存储层次

各位同学，今天咱们聊聊SoC架构里最基础、也最绕不开的三个东西——处理器核心、总线架构和存储层次。说实话，这三个概念你如果搞不清楚，后面做选型基本就是瞎蒙。我做了十几年SoC架构，见过太多人在这上面栽跟头。

1.1 处理器核心：CPU、GPU、NPU，各司其职

处理器核心，说白了就是SoC的“大脑”。但现在的SoC不是只有一个大脑，而是多个大脑协同工作。我个人习惯把处理器核心分成三类：

• CPU（中央处理器）：负责通用计算，处理操作系统、控制逻辑、串行任务。它擅长“什么都干，但一次干一件事”。
• GPU（图形处理器）：负责并行计算，尤其是图形渲染、图像处理。它擅长“一次干很多件简单的事”。
• NPU（神经网络处理器）：专门为AI推理优化，处理卷积、矩阵运算。它擅长“重复做同一类数学运算”。

你想想看，为什么现在的SoC都要集成这三种核心？因为单一核心根本应付不了现代应用的需求。我在一个智能座舱项目里遇到过，客户非要只用CPU跑AI算法，结果功耗飙到15W，散热根本压不住。后来换成NPU，功耗直接降到3W，性能还翻了一倍。

1.2 总线架构：AXI与CHI，数据的高速公路

总线是什么？就是连接各个核心和存储器的“高速公路”。如果处理器核心是大脑，总线就是血管和神经。没有好的总线，再强的核心也发挥不出来。

目前主流的总线协议有两个：

特性	AXI（高级可扩展接口）	CHI（一致性集线器接口）
诞生时间	ARM AMBA 3.0（2003年）	ARM AMBA 5.0（2013年）
数据通道	分离的读/写地址、数据通道	统一的请求、响应、数据通道
一致性支持	需要外部一致性逻辑	原生支持硬件一致性
典型应用	中低端SoC、外设连接	高性能多核SoC、服务器芯片
带宽	单通道最高约128字节/周期	单通道最高约512字节/周期

嗯，这里要注意。AXI和CHI不是简单的升级关系，而是针对不同场景设计的。AXI更灵活、实现成本低，适合做外设总线。CHI性能更高、一致性更好，但面积和功耗也更大。

我曾经在一个AI芯片项目里，一开始用了AXI总线连接NPU和DDR，结果发现NPU频繁访问内存时，总线带宽成了瓶颈。后来换成CHI，利用它的“嗅探”机制减少了不必要的缓存刷新，性能提升了40%。

1.3 存储层次：Cache与DRAM，速度与容量的博弈

存储层次，说白了就是“快慢搭配”。处理器核心跑得飞快，但DRAM太慢，跟不上。怎么办？中间加一层Cache。

典型的存储层次是这样的：

1. L1 Cache：每个核心私有，速度最快（1-2个时钟周期），容量最小（32KB-128KB）。
2. L2 Cache：每个核心或每对核心共享，速度稍慢（10-20个时钟周期），容量中等（256KB-2MB）。
3. L3 Cache：所有核心共享，速度更慢（30-50个时钟周期），容量较大（2MB-32MB）。
4. DRAM（主存）：所有核心共享，速度最慢（100-300个时钟周期），容量最大（4GB-64GB）。

你想想看，为什么Cache这么重要？因为程序有“局部性原理”——刚访问过的数据，很可能马上再访问一次。Cache就是利用这个原理，把常用数据放在离核心更近的地方。

1.4 知识体系总览

为了让你更直观地理解这三者的关系，我画了一张图。这张图展示了处理器核心、总线架构和存储层次如何协同工作：

这张图里，你看到的是三个组件如何串联起来。处理器核心发出请求，总线负责传输，存储层次负责响应。任何一个环节慢了，整个系统就慢了。这就是所谓的“木桶效应”。

1.5 选型时的三个核心问题

最后，我总结一下选型时你必须要问自己的三个问题：

1. 我的应用需要多少计算能力？——这决定了你需要什么级别的CPU/GPU/NPU。
2. 我的数据流是什么样的？——这决定了你需要AXI还是CHI，以及总线宽度。
3. 我的延迟和带宽要求有多高？——这决定了Cache大小和DRAM类型。

这三个问题想清楚了，选型就成功了一半。剩下的，就是用性能模型去验证你的选择。

好了，这一章的内容就到这里。记住：处理器核心、总线架构、存储层次，这三者是SoC的“铁三角”，缺一不可。下一章，咱们聊聊如何用系统建模工具把这些概念落地。

---

公众号:蓝海资料掘金营，微信deep3321