PDN基础：电源分配网络的组成与设计目标
大家好，我是老张。做硬件设计这么多年，我越来越觉得PDN是高速数字设计的命脉。很多朋友问我：为什么我的板子仿真都过了，一上电就出问题？十有八九，是PDN没做好。
今天咱们就来聊聊PDN的基础。说白了，PDN就是给芯片供电的整个网络。从电源模块到芯片引脚，中间经过的所有路径，都算PDN的一部分。
PDN的组成结构
一个完整的PDN，由四个关键部分组成。我习惯把它们比作供水系统：
- VRM（电压调节模块） —— 相当于水厂，负责把输入电压转换成芯片需要的电压
- 去耦电容 —— 相当于蓄水池，在芯片需要大电流时快速补给
- 电源/地平面 —— 相当于主管道，提供低阻抗的电流路径
- 过孔 —— 相当于接头，连接不同层的平面
这四个部分缺一不可。我在项目中遇到过很多次，明明电容加得够多，但平面层切割不合理，结果高频噪声还是压不下去。
VRM：电源的源头
VRM是PDN的起点。它的响应速度最慢，通常只能处理DC到几十kHz的电流变化。你想想看，芯片在1ns内电流可能变化几十安培，VRM根本反应不过来。这时候就需要电容来帮忙了。
去耦电容：高频能量的仓库
电容的作用是提供局部能量。我常用的经验值是：每对电源引脚放一个0.1μF的MLCC，再配合几个大容量的钽电容或铝电解电容。但要注意，电容的ESR和ESL会限制它的高频性能。
关键点：电容不是越多越好。电容的并联谐振峰，有时候反而会让PDN阻抗变差。
电源/地平面：低阻抗的基石
平面层是PDN中阻抗最低的部分。一个完整的电源平面，其阻抗可以做到几毫欧甚至更低。我建议：高速信号层旁边一定要有完整的参考平面，不要随意切割。
过孔：连接的关键
过孔虽然小，但它的寄生电感不容忽视。一个0.2mm的过孔，寄生电感大约在0.5-1nH。在高频下，这个电感会显著增加PDN阻抗。
我的经验：电源过孔尽量多打几个并联，可以有效降低等效电感。我一般会在每个电容焊盘旁边放2-4个过孔。
PDN的阻抗特性
PDN本质上是一个RLC网络。不同频率下，它的阻抗表现完全不同：
- 低频段（DC-1kHz）：VRM主导，阻抗主要由VRM的输出阻抗决定
- 中频段（1kHz-1MHz）：大容量电容主导，阻抗曲线呈现容性
- 高频段（1MHz-100MHz）：小容量MLCC和平面电容主导
- 超高频段（>100MHz）：平面本身的寄生电感开始占主导
为什么会这样？因为不同元件的自谐振频率不同。VRM的响应慢，大电容的谐振频率低，小电容的谐振频率高。它们组合在一起，就形成了PDN的阻抗曲线。
目标阻抗的概念与计算方法
目标阻抗，是PDN设计的核心指标。它表示：在芯片工作频率范围内，PDN的阻抗不能超过某个值。
计算公式很简单：
Z_target = (VDD × Ripple%) / ΔI其中：
- VDD：芯片工作电压
- Ripple%：允许的电压纹波百分比（通常取3%-5%）
- ΔI：芯片瞬态电流变化
举个例子：某芯片工作电压1.2V，允许5%纹波，瞬态电流变化10A。那么目标阻抗就是：
Z_target = (1.2 × 0.05) / 10 = 6mΩ
也就是说，从DC到芯片工作频率，PDN阻抗必须控制在6mΩ以下。
我曾经遇到一个项目，目标阻抗算出来是3mΩ。当时觉得这个值太苛刻了，但没办法，芯片就是这么要求的。最后通过优化平面层、增加电容数量、缩短走线，硬是把阻抗压到了2.8mΩ。
注意：目标阻抗的计算要覆盖芯片的所有工作频率。不要只看DC，高频段的阻抗同样重要。
PDN设计的基本目标
PDN设计，说白了就是三个目标：
- 低阻抗：在整个工作频段内，PDN阻抗低于目标值
- 宽频带：从DC到芯片最高工作频率，阻抗都要满足要求
- 无谐振：避免PDN出现明显的阻抗尖峰
这三个目标相互关联。低阻抗是基础，宽频带是要求，无谐振是保障。我见过很多设计，低频阻抗做得很好，但一到几十MHz就出现谐振峰，结果芯片工作不稳定。
嗯，这里要注意：PDN设计不是一蹴而就的。它需要从芯片选型、PCB叠层、电容布局、平面规划等多个维度综合考虑。我个人的习惯是：先做理论计算，再用仿真工具验证，最后通过实际测试确认。
避坑指南：我曾经在某个项目中，只关注了低频阻抗，忽略了高频段的平面谐振。结果板子做回来，芯片在500MHz附近出现电源噪声超标。后来加了几个0.1μF的电容在芯片附近，才把问题解决。从那以后，我每次做PDN设计都会把频率范围拉到芯片工作频率的3倍以上。
好了，PDN的基础就聊到这里。记住：PDN是芯片的命脉，它的好坏直接决定了整个系统的成败。下一章我们聊聊PDN的仿真方法，到时候我会分享一些实用的仿真技巧。
公众号:蓝海资料掘金营，微信deep3321