DDR控制器基础架构解读
📚 共计 30 章节
01
DDR控制器概述
DDR内存发展历程 (SDRAM→DDR5) · 控制器在SoC中的位置与作用 · 核心功能模块
前端接口
调度器
PHY
02
DDR协议基础
命令集 (ACT,READ,WRITE,PRECHARGE,REFRESH) · 时序参数 tRCD/tCL/tRP/tRAS · 突发传输与数据掩码
命令
时序
Burst
03
DDR控制器架构总览
数据通路 · 命令通路 · 地址映射逻辑 · 时钟域划分 (核心/DFI/PHY)
架构
时钟域
数据流
04
前端接口层 (AXI/SRAM)
AXI→DDR命令转换 · 写地址/数据通道合并 · 读返回路径 · Outstanding交易管理
AXI
SRAM
Outstanding
05
地址映射与Bank管理
Rank/Bank/Row/Column映射 · Bank组并行性 · Open Page vs Close Page
映射
Bank
页策略
06
命令调度器 (Scheduler)
调度算法 (FIFO/优先级/Reorder) · 命令重排序 · 写合并/聚合 · 读优先/写优先
调度
重排序
写合并
07
时序生成器 (Timing Generator)
时序参数寄存器 · 命令间隔计算 · tFAW/tRRD约束 · 四窗刷新机制
时序
tFAW
刷新
08
刷新控制器 (Refresh Controller)
All-Bank vs Per-Bank刷新 · 刷新与正常命令仲裁 · 温度补偿TCR · 自刷新模式
刷新
仲裁
TCR
09
写数据通路
写数据FIFO · 对齐与延迟补偿 · 写均衡 (Write Leveling) · DQS门控生成
写通路
FIFO
DQS
10
读数据通路
读数据FIFO · 对齐与延迟补偿 · 读均衡 (Read Leveling) · DQS门控接收
读通路
FIFO
Read Leveling
11
物理层接口 (DFI)
DFI 3.1/4.0/5.0概述 · 命令与数据时序 · DFI状态机 · PHY与控制器握手
DFI
PHY
状态机
12
DDR PHY基础
PHY组成 (IO Pad, Delay Line, DLL, PLL) · ODT控制 · 驱动强度 · ZQ校准
PHY
ODT
ZQ
13
初始化与训练
初始化序列 (Reset, CKE, MRS, ZQCL) · 写训练 · 读训练 · Vref训练
初始化
训练
Vref
14
低功耗模式
自刷新 (Self-Refresh) · 断电 (Power-Down) · 深度断电 · 时钟使能管理
低功耗
自刷新
CKE
15
ECC与数据完整性
ECC编码 (SEC-DED) · ECC数据路径 · 错误注入与测试 · CRC/DBI
ECC
CRC
DBI
16
多端口与多通道控制器
多端口仲裁 · 通道绑定 (Channel Bonding) · 非对称通道 · QoS控制
多端口
QoS
通道
17
延迟与带宽分析
读延迟分解 · 写延迟分解 · 带宽利用率 · 背压与反压机制
延迟
带宽
背压
18
调试与验证
寄存器调试接口 · 性能计数器 · 协议检查器 · 仿真与FPGA原型
调试
验证
性能计数器
19
DDR5新特性
Bank Group与Bank数量 · 命令集扩展 (WRITE X, READ X) · Same-Bank Refresh · PMIC/SPD
DDR5
Bank Group
PMIC
20
LPDDR特性
低功耗设计 · 时钟架构 (WCK/CK) · CA总线 (DMI) · 深度睡眠模式
LPDDR
WCK
DMI
21
GDDR与HBM
GDDR高带宽 · HBM堆叠与TSV · 伪通道 (Pseudo Channel) · 2.5D/3D封装
GDDR
HBM
TSV
22
时序约束与STA
Input/Output Delay · 建立/保持时间 · PVT影响 · 时序收敛技巧
STA
约束
PVT
23
信号完整性
反射与串扰 · 端接策略 (Fly-by vs T拓扑) · PCB布线 (等长/阻抗) · IBIS/SPICE
SI
端接
IBIS
24
电源完整性
电源域 (VDD, VDDQ, VPP) · 去耦电容 · 电源噪声 · PDN阻抗设计
PI
PDN
去耦
25
固件与驱动
寄存器配置流程 · 固件初始化序列 · Linux内核DDR驱动 · U-Boot初始化
固件
驱动
U-Boot
26
性能优化
预取与行缓冲命中率 · Bank交错与地址交织 · 写合并/聚合 · 读延迟隐藏
优化
预取
Bank交错
27
错误处理与容错
ECC纠错流程 · Retry机制 (Read/Write Retry) · Memory Scrubbing · RAS特性
容错
RAS
Scrubbing
28
DDR控制器设计实例
开源控制器 (OpenSDRAM, MIG) · RTL设计要点 · 验证环境 · 综合与实现
开源
RTL
MIG
29
DDR控制器发展趋势
CXL内存扩展 · 近内存计算 · 存算一体 (PIM) · DDR6展望
CXL
PIM
DDR6
30
综合案例:从需求到实现
控制器选型指南 · 带宽/容量计算 · 功耗与面积权衡 · 项目实战经验
选型
实战
权衡