2、DDR协议基础：DDR命令集与关键时序参数
各位同学，今天我们聊聊DDR协议的基础。这部分内容，说白了就是DDR控制器的“指令手册”和“时间表”。你想想看，CPU要读写内存，总得告诉内存芯片做什么、什么时候做吧？这些“做什么”就是命令集，“什么时候做”就是时序参数。
我在做第一个DDR3控制器项目时，就吃过时序的亏。当时板子跑起来总是不稳定，查了三天，最后发现是tRCD设小了1个时钟周期。嗯，从那以后，我对这些参数就特别敏感。
2.1 DDR命令集：控制器的“指令手册”
DDR的命令，其实是通过控制信号组合来实现的。主要信号包括：片选信号CS_n、行地址选通RAS_n、列地址选通CAS_n、写使能WE_n。这几个信号的不同组合，就构成了不同的命令。
我个人习惯把命令分成三类：激活类、读写类、维护类。咱们一个一个看。
2.1.1 ACT（激活命令）
ACT命令，全称是Activate。它的作用是打开内存芯片中的某一行（Row）。
为什么需要激活？因为DDR的存储单元是行列结构的。你要读写某个数据，得先找到它在哪一行，再找到它在哪一列。ACT就是告诉芯片：“我要打开这一行，准备干活了。”
ACT命令的时序要求：发送ACT后，必须等待tRCD时间，才能发送读写命令。这个后面会细说。
重要提示：ACT命令只能打开一行。如果你要访问另一行，必须先发送PRECHARGE命令关闭当前行，再发送ACT打开新行。这就是行冲突，也是DDR性能优化的关键点之一。
2.1.2 READ（读命令）
READ命令，就是告诉DDR：“把数据给我读出来。”它是在ACT之后发送的，指定了要读取的列地址（Column Address）。
READ命令发出后，数据不会立刻出现在数据总线上。需要等待tCL（CAS Latency）个时钟周期，数据才会从DDR芯片内部输出到DQ引脚上。
我记得有一次调试，发现读数据总是错位。后来才意识到，tCL设成了5，但控制器采样时机不对，差了半个周期。这种问题在高速设计中特别容易踩坑。
2.1.3 WRITE（写命令）
WRITE命令，就是写数据到DDR。它同样是在ACT之后发送的，指定列地址。
写操作和读操作有个重要区别：写数据是和命令一起发送的，不需要等待tCL。但写完后，需要等待tWR（Write Recovery Time）时间，才能发送PRECHARGE命令。
个人经验：写操作的数据掩码（DQM）是个好东西。如果你只想写一个字节，而不是整个突发长度，可以用DQM屏蔽掉不需要写的字节。我在做图像处理加速器时，就用这个特性实现了部分写，效率提升了不少。
2.1.4 PRECHARGE（预充电命令）
PRECHARGE命令，就是关闭当前打开的行。它把数据从Sense Amplifier写回到存储单元，为下一次ACT做准备。
PRECHARGE分为两种：
- 单Bank预充电：只关闭指定的Bank
- 所有Bank预充电：关闭所有Bank
PRECHARGE命令发出后，需要等待tRP时间，才能发送下一个ACT命令。这个tRP就是预充电时间。
注意：如果你不发送PRECHARGE，当前行会一直保持打开状态。但DDR有自动预充电功能（Auto Precharge），可以在读写命令中带上这个选项，让DDR在读写完成后自动执行预充电。我建议在简单场景下用自动预充电，但在高性能场景下，手动控制预充电时机能获得更好的性能。
2.1.5 REFRESH（刷新命令）
REFRESH命令，是DDR的“续命”操作。DDR的存储单元是电容，电容会漏电，所以需要定期刷新来保持数据。
刷新命令分为两种：
- 自动刷新（Auto Refresh）：由DDR控制器定期发送
- 自刷新（Self Refresh）：DDR进入低功耗模式后自己刷新
刷新间隔通常是7.8μs（DDR3/DDR4标准），温度高时可能缩短到3.9μs。刷新期间，DDR不能响应其他命令，所以刷新对性能有影响。
我曾经在一个项目中，因为刷新间隔设得太保守，导致带宽利用率下降了15%。后来优化了刷新调度策略，把刷新分散到空闲周期里，才把性能提上来。
2.2 关键时序参数：DDR的“时间表”
时序参数，就是DDR操作的时间约束。这些参数决定了DDR能跑多快、效率多高。咱们挑几个最重要的说。
2.2.1 tRCD（RAS to CAS Delay）
tRCD，行地址到列地址的延迟。从发送ACT命令到发送READ/WRITE命令之间的最小时间间隔。
为什么需要tRCD？因为ACT命令打开行后，Sense Amplifier需要时间把行数据读出来并稳定。这个时间就是tRCD。
tRCD的单位是时钟周期，比如DDR4-3200的tRCD通常是14个时钟周期左右。tRCD越小，访问延迟越低。
关键点：tRCD是固定值，由DDR芯片的规格决定。控制器不能随意减小它，否则数据会出错。我在项目中见过有人为了追求性能强行减小tRCD，结果跑出来的数据全是错的。
2.2.2 tCL（CAS Latency）
tCL，列地址选通延迟。从发送READ命令到数据出现在DQ引脚上的时钟周期数。
tCL是DDR性能的重要指标。tCL越小，读延迟越低。但tCL受限于DDR芯片的制造工艺和工作频率。
举个例子：DDR4-3200的典型tCL是22个时钟周期。如果频率是1600MHz（DDR等效3200MHz），一个周期是0.625ns，22个周期就是13.75ns。这就是读操作的延迟。
2.2.3 tRP（Row Precharge Time）
tRP，行预充电时间。从发送PRECHARGE命令到发送下一个ACT命令之间的最小时间间隔。
tRP的作用是给Sense Amplifier足够的时间把数据写回存储单元，并准备好下一次激活。
tRP和tRCD、tCL一起，构成了DDR访问延迟的主要部分。一个完整的读操作延迟 = tRCD + tCL + tRP（如果每次都要预充电的话）。
2.2.4 tRAS（Active to Precharge Delay）
tRAS，行激活到预充电的最小时间。从发送ACT命令到发送PRECHARGE命令之间的最小时间间隔。
为什么要有tRAS？因为行被激活后，Sense Amplifier需要足够的时间来稳定数据。如果太快发送PRECHARGE，数据可能还没稳定就被写回去了，导致数据丢失。
tRAS通常比较大，比如DDR4-3200的tRAS是34个时钟周期左右。这意味着一行至少要打开34个周期才能关闭。
优化技巧：tRAS限制了行的最短打开时间。如果你频繁切换行，tRAS会成为瓶颈。我建议在设计中尽量利用行的局部性，连续访问同一行，减少行切换次数。这样既能满足tRAS要求，又能提高带宽利用率。
2.3 突发传输与数据掩码
2.3.1 突发传输（Burst Transfer）
突发传输，就是一次读写命令传输多个数据。DDR的突发长度（Burst Length, BL）通常是8（DDR3/DDR4）或16（DDR5）。
为什么用突发传输？因为DDR内部有预取架构。DDR3是8n预取，即一次内部操作读取8个数据，然后通过数据总线分8个周期输出。这样可以用较低的总线频率实现高带宽。
举个例子：DDR3-1600，核心频率200MHz，但数据总线频率是800MHz（DDR等效1600MHz）。一次内部操作读取8个数据，然后以800MHz的速度逐个输出。这就是突发传输的威力。
2.3.2 数据掩码（Data Mask, DQM）
数据掩码，就是在写操作时屏蔽某些字节。DQM信号为高时，对应的字节不会被写入。
数据掩码有什么用？
- 部分写：只更新一个字节，而不是整个突发长度
- 字节对齐：在非对齐访问时，屏蔽不需要的字节
- ECC校验：在ECC内存中，数据掩码用于保护校验位
我在做网络数据包处理时，经常需要修改数据包中的某个字段。用数据掩码可以实现高效的原地更新，不用先读再写，节省了带宽。
2.4 知识体系图
下面这张图展示了DDR命令集和时序参数的核心关系。我建议你把它打印出来贴在工位上，调试时很有用。
2.5 总结
这一节我们讲了DDR协议的核心内容：
- 命令集：ACT、READ、WRITE、PRECHARGE、REFRESH，每个命令都有特定的用途和时序要求
- 时序参数：tRCD、tCL、tRP、tRAS，这些参数决定了DDR操作的延迟和效率
- 突发传输：一次读写多个数据，利用预取架构提高带宽
- 数据掩码：写操作时屏蔽某些字节，实现部分写和字节对齐
这些内容看起来有点枯燥，但它们是DDR控制器设计的基础。你想想看，如果连命令和时序都搞不清楚，怎么设计控制器呢？
下一节我们会深入DDR控制器的架构设计，看看这些命令和时序是怎么在硬件中实现的。到时候我会分享一些实际项目中的设计经验和优化技巧。
课后思考：如果你要设计一个高性能DDR控制器，你会如何安排命令的发送顺序来最大化带宽利用率？提示：考虑行局部性和命令重排序。
公众号:蓝海资料掘金营，微信deep3321