一、时序约束基础概念
什么是时序约束？
时序约束，说白了就是你告诉EDA工具：我的电路要在多快的速度下工作。
我刚开始做FPGA那会儿，觉得这玩意儿就是个形式主义。不就是告诉工具时钟频率吗？后来踩了坑才明白——时序约束其实是设计者和工具之间的契约。
举个例子。你写了一段Verilog代码，想让它在100MHz下跑。但工具不知道啊！它只能按照默认的保守策略去布局布线。结果呢？要么面积巨大，要么时序根本过不了。你给了约束，工具才知道：哦，这里要优化路径，那里可以放松要求。
时序约束的本质：告诉工具你的设计在什么条件下工作，包括时钟频率、输入输出延迟、路径要求等。工具据此进行布局布线优化，并验证是否满足这些要求。
为什么需要时序约束？
这个问题我问过不少新人。有人回答「为了通过时序分析」，有人回答「为了跑得更快」。都对，但不全面。
我个人总结，需要时序约束的原因有四点：
- 保证功能正确——数据在时钟沿必须稳定建立和保持
- 指导工具优化——告诉工具哪些路径是关键的，优先处理
- 验证设计余量——看看你的设计在温度、电压变化下还能不能工作
- 接口时序匹配——确保FPGA和外部芯片能正常通信
我记得有一次做视频处理项目，板子调了三天死活不出图。后来发现是DDR接口的时序约束没写对，工具默认用了最保守的IO延迟，导致读写时序错位。加上正确的约束后，一次通过。嗯，从那以后我再也不敢偷懒了。
避坑指南：我曾经见过一个团队，项目快结束了才发现时序约束没写全。结果重新综合布局布线，整个进度推迟了两周。时序约束一定要在设计初期就加上，别等到最后才补。
时序约束在FPGA设计流程中的位置
这个问题，我用一张图来说明。
从这张图你能看到，时序约束处于综合之后、布局布线之前。为什么是这个位置？
你想想看，综合阶段工具已经把RTL代码映射成了网表，这时候我们知道了有哪些逻辑单元、哪些连线。但布局布线还没做，工具还有调整空间。这时候给出约束，工具就能带着目标去布局布线——哪些路径要优先走短线，哪些单元要放近一些。
如果布局布线做完才发现时序不满足，那就得回头改RTL或者改约束，重新跑一遍流程。这就是为什么我强调：时序约束要尽早加，但要在综合之后才能加。
个人经验：我习惯在综合完成后，先跑一次无约束的布局布线，看看默认情况下的时序瓶颈在哪里。然后针对性地加约束，这样效率最高。别一上来就写一堆复杂的约束，容易把自己绕进去。
时序约束的输入输出
说到这儿，你可能想问：时序约束到底长什么样？
以Xilinx的Vivado为例，约束文件是XDC格式（Xilinx Design Constraints），本质上就是Tcl脚本。Altera/Intel的QSF文件也类似。
# 创建一个100MHz的时钟约束
create_clock -name sys_clk -period 10.000 [get_ports clk]
# 设置输入延迟
set_input_delay -clock sys_clk -max 2.000 [get_ports data_in]
set_input_delay -clock sys_clk -min 0.500 [get_ports data_in]
# 设置输出延迟
set_output_delay -clock sys_clk -max 3.000 [get_ports data_out]
set_output_delay -clock sys_clk -min 1.000 [get_ports data_out]这段代码看着简单，但每个参数都有讲究。比如-period 10.000对应100MHz，-max和-min分别代表最大最小延迟路径。这些我们后面章节会详细讲。
常见误区
我带过不少新人，发现几个常见误区：
- 误区一：只约束主时钟，不管生成时钟——实际上PLL出来的时钟也要约束
- 误区二：所有路径都用同样的约束——异步时钟域需要单独处理
- 误区三：约束越紧越好——过紧的约束会导致工具过度优化，反而影响其他路径
我曾经犯过一个低级错误：把时钟约束的周期写成了10ns，但实际板上晶振是20ns。结果STA报告全绿，上板却跑不起来。后来查了半天才发现是约束和实际不匹配。所以写完约束一定要和原理图对一遍。
小结
时序约束不是什么高深莫测的东西。它就是你和工具之间的沟通语言。你告诉工具你的设计目标，工具告诉你能不能实现。仅此而已。
但别小看这个沟通。沟通不好，工具就瞎干；沟通好了，工具就能帮你把性能榨到极致。我见过同一个设计，不加约束只能跑80MHz，加了合理的约束能跑到150MHz。差距就是这么明显。
好了，这一章的基础概念就讲到这里。记住一句话：时序约束不是形式主义，是设计的一部分。
公众号:蓝海资料掘金营，微信deep3321