01
ECP5家族概览
Lattice ECP5系列芯片定位、主要型号(ECP5-5G/85K)及选型指南
选型型号
02
核心架构总览
内部框图解析：逻辑单元、DSP、Block RAM、PLL、高速SerDes
框图模块
03
可编程逻辑单元(PFU)
Slice结构、LUT4/LUT5差异、进位链(Carry Chain)工作原理
LUT进位链
04
分布式RAM与ROM
SLICERAM配置模式(单口/双口/伪双口)及工程应用场景
SLICERAM分布式
05
嵌入式Block RAM(EBR)
18Kb容量、单口/双口/真双口/FIFO模式，位宽与深度设置
EBRFIFO
06
DSP模块详解
DSP Slice架构，有符号/无符号乘法、乘累加(MACC)、动态移位
MACCDSP
07
PLL与时钟管理
频率合成、相位调整、动态配置，全局时钟网络(H树)分布
PLL时钟
08
高速SerDes(5Gbps)
物理层架构，PCIe/GigE/SGMII/JESD204B，眼图测试要点
SerDes眼图
09
sysIO接口标准
LVCMOS/LVDS/HSTL/SSTL，Bank电压配置与IO Group概念
IO标准Bank
10
sysCONFIG配置模式
主串/从串/SPI/JTAG/I2C，位流加密与压缩
配置加密
11
片上调试工具(Reveal)
Reveal逻辑分析仪使用方法、触发条件设置，Signal Tap对比
调试Reveal
12
低功耗设计特性
动态功耗管理、待机模式、内核电压(1.1V/1.2V)、Power Estimator
低功耗估算
13
时序约束与STA基础
时序模型、SDC约束编写、静态时序分析关键路径优化
STASDC
14
DDR3/DDR4内存接口
硬核内存控制器(Hard Memory Controller)，PHY校准与读写时序
DDRPHY
15
MIPI D-PHY接口
ECP5-5G对MIPI D-PHY支持，CSI-2/DSI协议，高速差分布线
MIPICSI-2
16
PCIe Gen2硬核
Endpoint/Root Port模式，DMA传输，链路训练状态机(LTSSM)
PCIeDMA
17
千兆以太网(GigE)实现
SerDes实现RGMII/SGMII，MAC层与PHY层协同设计
GigESGMII
18
JESD204B高速数据转换器接口
协议层解析，多链路同步，确定性延迟(Deterministic Latency)
JESD204B同步
19
SDRAM控制器设计
利用EBR实现SDRAM控制器，状态机(初始化/读写/刷新)
SDRAM状态机
20
SPI/I2C外设接口
sysIO实现SPI Master/Slave，I2C总线仲裁与多主机通信
SPII2C
21
PWM与电机控制
DSP+PFU高精度PWM发生器，死区控制，BLDC驱动算法
PWMBLDC
22
图像传感器接口
并行LVDS与MIPI桥接，像素时钟同步，行/帧同步信号处理
传感器桥接
23
视频显示控制器
VGA/HDMI时序生成，EBR行缓冲(Line Buffer)，色彩空间转换
视频HDMI
24
数字信号处理(DSP)应用
FIR/IIR滤波器，FFT加速器，DSP Slice级联与流水线
FIRFFT
25
片上系统(SoC)设计
软核RISC-V(VexRiscv)搭建SoC，Wishbone/AXI总线与外设映射
RISC-VSoC
26
多时钟域设计(CDC)
跨时钟域同步(双锁存器/异步FIFO)，EBR实现异步FIFO
CDC异步FIFO
27
复位策略与可靠性设计
全局/局部复位，异步复位同步释放，SEU缓解措施
复位SEU
28
PCB布局与信号完整性
BGA扇出、去耦电容、高速信号(SerDes/DDR)阻抗匹配与走线
PCB信号完整性
29
Lattice Diamond软件使用
工程创建、综合选项、布局布线约束、时序分析、IPexpress
DiamondIP
30
综合项目实战
基于ECP5-5G简易示波器：ADC接口、DDR3缓存、FFT、HDMI输出
示波器实战