4. 分布式RAM与ROM：SLICERAM的配置模式
各位同学，今天我们来聊聊SLICERAM。说实话，这个模块在ECP5里是个「小身材大能量」的角色。很多刚接触Lattice芯片的朋友，容易把它跟Block RAM搞混。其实它们各有各的脾气，用对了地方，能省下不少资源。
4.1 什么是SLICERAM？
SLICERAM，说白了就是分布在逻辑单元里的RAM。ECP5的每个Slice里，都藏着这么一块小存储。它不像Block RAM那样动辄几K、几十K，但胜在灵活、零延迟。
我个人习惯把SLICERAM叫做「口袋里的RAM」。为什么？因为它就在LUT旁边，走线极短。你想想看，如果只是存几个状态位、做个小FIFO，犯不着去调用Block RAM——那就像用卡车运一箱矿泉水，太浪费了。
关键参数：ECP5的每个Slice可以配置成16x1的分布式RAM或ROM。一个PFU（可编程功能单元）包含4个Slice，所以一个PFU最多能提供64bit的存储。
4.2 三种配置模式详解
SLICERAM支持三种工作模式。我在项目中都踩过坑，今天一并讲清楚。
4.2.1 单口RAM（Single-Port RAM）
这是最基础的模式。一个端口，既能读也能写，但不能同时进行。说白了就是「读写分时复用」。
// 单口RAM示例：16x1配置
module spram_16x1 (
input wire clk,
input wire we, // 写使能
input wire [3:0] addr, // 地址
input wire din, // 写数据
output wire dout // 读数据
);
reg [15:0] mem;
always @(posedge clk) begin
if (we)
mem[addr] <= din;
end
assign dout = mem[addr];
endmodule嗯，这里要注意：单口模式下，读和写用的是同一套地址线。如果你在同一个时钟周期又读又写，读出来的数据可能是旧的，也可能是新的——这取决于具体实现。我曾经在这个问题上吃过亏，调试了整整一个下午。
4.2.2 双口RAM（True Dual-Port RAM）
双口RAM有两个完全独立的端口。每个端口都有自己的地址、数据和控制信号。两个端口可以同时读写，互不干扰。
你想想看，这有什么用？典型的场景是：一个端口做写操作（比如采集数据），另一个端口做读操作（比如送给CPU）。两边各干各的，不用排队。
我的经验：双口RAM在跨时钟域处理时特别好用。我曾经用它做异步FIFO的存储体，一边写时钟域，一边读时钟域，只要处理好地址同步，基本不会出问题。
4.2.3 伪双口RAM（Pseudo Dual-Port RAM）
这个模式容易跟双口搞混。伪双口也是两个端口，但一个只能写，一个只能读。写端口和读端口有独立的地址线，但数据宽度可以不同。
说白了，伪双口就是「分工明确」：一个专门往里写，一个专门往外读。这在视频处理、数据缓冲里用得特别多。
| 特性 | 单口RAM | 双口RAM | 伪双口RAM |
|---|---|---|---|
| 端口数量 | 1个 | 2个 | 2个 |
| 读写能力 | 分时读写 | 同时读写 | 一写一读 |
| 地址独立性 | 共用地址 | 独立地址 | 独立地址 |
| 资源消耗 | 最少 | 最多 | 中等 |
| 典型应用 | 寄存器堆 | 异步FIFO | 行缓冲 |
4.3 实际工程应用场景
光讲理论没意思，咱们来点实在的。我挑三个最常见的场景说说。
4.3.1 小规模FIFO
有些场合不需要大FIFO，比如串口接收、SPI缓冲。深度16、32就够用了。这时候用SLICERAM做FIFO，比Block RAM省资源，而且延迟更低。
我记得有一次做MIPI CSI-2接口的接收端，需要缓冲4个像素数据做对齐。用Block RAM？太浪费。用寄存器？太奢侈。最后用SLICERAM做了个16x8的FIFO，刚刚好。
4.3.2 查找表（LUT）的替代
有些组合逻辑特别复杂，用LUT实现要很多级。这时候可以用SLICERAM做ROM，把真值表存进去。地址输入，数据输出，一个时钟周期搞定。
注意：SLICERAM做ROM时，初始化内容是在bitstream里写死的。如果你需要运行时修改，那就得用RAM模式，不能省。
4.3.3 行缓冲（Line Buffer）
图像处理里经常需要缓存一行数据。比如做3x3的卷积滤波，得等三行数据都到了才能算。这时候伪双口RAM就派上用场了：写端口存新数据，读端口取旧数据，互不打架。
我曾经做过一个720p的实时边缘检测，用了三组SLICERAM做行缓冲。每组深度1920（一行像素数），宽度8bit（灰度值）。算下来总共用了1920x8x3 = 46Kbit，如果用Block RAM得占两个，但用SLICERAM只用了不到一半的Slice资源。
4.4 知识体系总览
下面这张图，是我自己总结的SLICERAM知识框架。你可以把它当作一个快速索引。
4.5 避坑指南
最后，分享几个我踩过的坑，希望能帮你省点时间。
- 初始化问题：SLICERAM上电后的内容是随机的。如果你需要初始值，必须在代码里显式指定，或者通过复位逻辑写入。
- 读穿（Read-Through）现象：单口模式下，如果读地址和写地址相同，读出的数据可能是旧值。解决办法是加一级流水线寄存器。
- 资源估算：别以为SLICERAM不要钱。用多了会影响布线，导致时序变差。我一般控制在总Slice资源的30%以内。
小技巧：在Lattice Diamond或Radiant软件里，可以在IP Generator中直接生成SLICERAM的例化模板。省时省力，还不会写错。
好了，关于SLICERAM的三种配置模式和应用场景，今天就聊到这儿。记住一句话：小数据量用SLICERAM，大数据量用Block RAM。选对了，事半功倍。