第3章 EBR的配置模式详解

3. EBR的配置模式详解：单端口RAM、双端口RAM、真双端口RAM的区别与适用场景

好，咱们接着聊EBR的配置模式。说实话，这块内容我当年刚接触Lattice FPGA时也绕了不少弯路。EBR说白了就是Lattice FPGA内部那块专用的Block RAM，它不像分布式RAM那样零散，而是整块整块的存储资源。你配置对了，事半功倍；配错了，资源浪费不说，时序还可能出问题。

EBR支持三种基本模式：单端口RAM、双端口RAM和真双端口RAM。我习惯把它们比作三种不同规格的仓库——你想想看，存取货物的方式不同，仓库的构造自然也不一样。

单端口RAM，顾名思义，只有一个访问端口。读和写操作共用同一套地址总线。什么意思呢？就是同一时刻，你只能干一件事——要么读，要么写。

我在项目中遇到过这样一个场景：一个简单的寄存器配置表，CPU通过总线往里面写配置参数，然后FPGA逻辑再去读。这种场景用单端口RAM就完全够了。为什么？因为CPU写的时候，FPGA逻辑不会去读；FPGA逻辑读的时候，CPU也不会去写。读写操作在时间上是错开的。

适用场景：

我的小技巧：单端口RAM在Lattice EBR中配置时，可以设置读优先或写优先模式。我一般习惯用读优先模式，这样读操作不会被写操作打断，时序上更干净。但如果你要保证写操作实时完成，那就选写优先。

双端口RAM，也叫伪双端口RAM。它有两个端口：端口A可以读也可以写，端口B只能读。两个端口有独立的地址总线，数据宽度也可以不一样。

你想想看，这玩意儿最典型的应用是什么？没错，就是FIFO。一个端口往里写数据，另一个端口往外读数据。两个端口跑在不同的时钟域，这就是异步FIFO的基础。

我记得有一次做视频处理项目，需要把1080p的视频数据从摄像头端搬到DDR3里。摄像头端是148.5MHz的像素时钟，DDR3控制器跑在400MHz。中间就需要一个双端口RAM做跨时钟域缓冲。端口A用像素时钟写，端口B用系统时钟读，完美解决。

适用场景：

注意：双端口RAM的端口B只能读，不能写。如果你需要两个端口都能读写，那就得用真双端口RAM了。我曾经有个学生把双端口RAM当真双端口用，结果仿真怎么都过不了，查了两天才发现是模式选错了。

真双端口RAM，两个端口完全独立。每个端口都可以读、可以写，有自己独立的时钟、地址、数据总线。说白了，就是两个完全独立的访问通道，共享同一块存储空间。

听起来很美好对吧？但这里有个坑——地址冲突。当两个端口同时访问同一个地址时，会发生什么？一个在读，一个在写，读到的数据是旧的还是新的？两个都在写，哪个数据能写进去？

嗯，这就是真双端口RAM最让人头疼的地方。Lattice EBR提供了几种冲突处理策略：

冲突场景	端口A操作	端口B操作	结果
同时写同一地址	写数据A	写数据B	数据不确定，需避免
一读一写同一地址	写数据A	读地址A	读到旧数据或新数据（取决于配置）
同时读同一地址	读地址A	读地址A	两个端口都读到相同数据，没问题

避坑指南：我曾经在一个通信项目里用了真双端口RAM做数据包缓存，两个端口分别由发送和接收逻辑控制。结果发现偶尔会出现数据错乱。查了半天，原来是发送逻辑和接收逻辑同时写了同一个地址。后来我加了一个简单的仲裁器，用端口A的写使能信号做优先级判断，问题就解决了。

说白了，选哪种模式取决于你的应用场景。我一般按这个思路来：

另外，Lattice的EBR还有一个很实用的特性——字节写使能。这个在单端口和双端口模式下都支持。什么意思呢？就是你可以只写数据中的某几个字节，而不是整个字。比如一个32位的RAM，你可以只写低8位，高24位保持不变。这个在实现字节寻址的寄存器时特别有用。

资源消耗对比（以Lattice ECP5为例）：

注意：虽然都占用1个EBR，但真双端口RAM的布线资源消耗更大，时序更难收敛。我建议在满足需求的前提下，尽量用双端口RAM替代真双端口RAM。

好了，EBR的三种配置模式就聊到这儿。记住一句话：够用就好，别过度设计。单端口能解决的问题，别上双端口；双端口能搞定的，别上真双端口。资源省下来，时序好做，项目也更容易成功。

公众号:蓝海资料掘金营，微信deep3321