2. Switch芯片SI特性：I/O结构、驱动能力、输出阻抗与压摆率
各位硬件同仁，今天我们来聊聊Switch芯片本身的SI特性。说实话，很多工程师在设计高速链路时，把大部分精力都花在了PCB走线和连接器选型上，却忽略了Switch芯片自身的“体质”问题。我见过不少项目，板子画得漂漂亮亮，结果眼图一测，惨不忍睹——最后查出来，是Switch的驱动配置没调对。
Switch芯片的I/O结构，说白了就是它内部那个“收发器”长什么样。不同的厂商、不同的工艺节点，I/O结构差异很大。我个人习惯，拿到一颗新Switch芯片，第一件事就是翻它的IBIS模型，看看输出级的拓扑结构。
2.1 I/O结构：你看到的不是全部
Switch芯片的I/O，通常是一个差分对结构。但内部实现方式五花八门：
- CML（电流模式逻辑）：常见于高速SerDes接口。它的特点是输出阻抗低，通常50Ω左右，直接匹配传输线。我在一个PCIe Gen4的项目里用过一颗CML输出的Switch，眼图质量非常好，但功耗偏高。
- 电压模式驱动：有些低功耗Switch会用这种结构。它的输出阻抗不是固定的，会随工艺和温度变化。嗯，这里要注意——电压模式驱动的线性区很窄，容易产生非线性失真。
- 可编程I/O：现在很多高端Switch支持通过寄存器配置I/O模式。你可以选择CML、LVDS甚至HCSL。我建议，除非你有特殊需求，否则尽量用CML模式，它的SI性能最稳定。
核心观点：I/O结构决定了Switch的“底子”。CML是高速场景的首选，电压模式适合低功耗但需要更精细的调校。
2.2 驱动能力：不是越强越好
驱动能力，通常用电流或电压摆幅来衡量。很多工程师觉得驱动能力越强越好，信号跑得远嘛。其实不然。
驱动能力过强，会带来两个问题：
- 过冲和下冲：信号幅度太大，反射回来的能量也大，容易在接收端产生振铃。我曾经调试过一个12.5Gbps的链路，眼图张开度不够，最后发现是Switch的驱动电流设到了最大值，降了两档之后，眼图反而好了。
- EMI问题：驱动能力越强，边沿速率越快，高频分量越丰富，辐射干扰就越严重。这在产品做EMC认证时是个大坑。
那怎么选？我的经验是：
- 对于短距离（<10英寸）的板内互联，用中等驱动能力就够了。
- 对于长距离（>20英寸）或者经过连接器的链路，可以适当提高驱动能力，但一定要配合预加重或去加重。
小技巧：很多Switch芯片的驱动能力是可以通过寄存器调整的。调试时，从中间值开始，然后根据眼图测试结果微调。不要一上来就拉到最大。
2.3 输出阻抗：匹配是王道
输出阻抗，直接决定了信号从芯片出来时的反射情况。理想情况下，Switch的输出阻抗应该等于传输线的特性阻抗（通常是50Ω或100Ω差分）。
但现实是，芯片的输出阻抗会随工艺角、电压和温度变化。比如，在慢工艺角下，输出阻抗可能偏高到60Ω；在快工艺角下，可能低到40Ω。这种变化会导致阻抗不匹配，产生反射。
我记得有一次，一个项目在常温下测试眼图完全OK，但放到高温箱里，眼图就塌了。查了半天，发现是Switch的输出阻抗在高温下漂了10Ω，导致反射增大。后来我们用了片上校准（On-die Termination Calibration）功能，才解决了这个问题。
关于输出阻抗，有几点要注意：
- 片上端接（ODT）：很多Switch内部集成了可编程的端接电阻，可以匹配50Ω或100Ω。我建议，能用片上端接就别用外部电阻，因为片上端接的寄生电感更小。
- 校准机制：高端Switch通常有阻抗校准引脚（ZQ pin），外接一个精密电阻，芯片内部会自动校准输出阻抗。这个功能一定要用，别省。
- 差分阻抗 vs 共模阻抗：差分对的输出阻抗是差模阻抗，但共模阻抗同样重要。共模阻抗不匹配会导致共模噪声转化为差模噪声，影响信号质量。
避坑指南：我曾经遇到一个案例，工程师为了省成本，没接ZQ校准电阻，结果同一批板子，有的眼图好，有的眼图差。后来发现是芯片的工艺偏差导致输出阻抗不一致。所以，ZQ校准电阻千万别省。
2.4 压摆率控制：慢一点，更稳一点
压摆率（Slew Rate），就是信号边沿的陡峭程度。压摆率越高，信号跳变越快，但带来的问题也越多：
- 串扰增大：高速边沿会在相邻走线上耦合出更大的噪声。
- 反射加剧：陡峭的边沿包含更多高频分量，这些分量在阻抗不连续点会产生更强的反射。
- EMI恶化：高频分量直接辐射出去，EMI测试很难过。
那是不是压摆率越低越好？也不是。压摆率太低，信号边沿变缓，会导致时序裕量不足，特别是对于DDR这类对建立时间和保持时间敏感的信号。
我个人的做法是：
- 先看芯片手册，找到压摆率的可调范围。
- 对于时钟信号，压摆率可以设高一些，因为时钟对时序要求严格。
- 对于数据信号，特别是长距离走线，压摆率设低一些，以减少串扰和EMI。
- 如果芯片支持预加重，优先用预加重来补偿高频损耗，而不是一味提高压摆率。
经验之谈：压摆率控制是SI调试中“性价比”很高的一个参数。调一下寄存器，可能比改版重做PCB省事得多。我建议，在SI仿真阶段就把压摆率作为一个变量来扫描，找到最优值。
2.5 知识体系：一张图看懂
下面这张图，是我自己总结的Switch芯片SI特性知识框架。你可以把它当作调试时的检查清单：
2.6 关键参数速查表
为了方便大家在实际项目中快速参考，我把几个关键参数整理成了表格：
| 参数 | 典型范围 | 对SI的影响 | 调试建议 |
|---|---|---|---|
| 输出阻抗 | 40Ω ~ 60Ω（可调） | 阻抗失配导致反射 | 使用ZQ校准，匹配传输线 |
| 驱动电流 | 2mA ~ 20mA | 过冲/下冲，EMI | 从中间值开始，眼图测试微调 |
| 压摆率 | 0.5V/ns ~ 5V/ns | 串扰，时序裕量 | 时钟用高速，数据用低速 |
| 片上端接 | 50Ω / 100Ω | 减少反射 | 优先使用，比外部电阻寄生小 |
| 预加重 | 0dB ~ 6dB | 补偿高频损耗 | 长链路必开，配合去加重使用 |
我的习惯：每次拿到新的Switch芯片，我都会先跑一遍IBIS仿真，把输出阻抗、驱动能力和压摆率这三个参数扫描一遍。这样在板子回来之前，心里就有数了。你想想看，等板子焊好了再调，那得多被动？
好了，关于Switch芯片的SI特性，今天就聊到这里。这些参数看起来多，但核心就一句话：理解你的芯片，才能用好它。下一节我们会深入Retimer的SI特性，看看它和Switch是怎么配合的。