一、存算一体概述：从冯·诺依曼瓶颈到存算一体

1.1 冯·诺依曼架构的困境

做芯片设计这么多年，我见过太多项目被同一个问题卡住——数据搬运太慢了。

传统的冯·诺依曼架构，说白了就是「计算」和「存储」分家。CPU只管算，内存只管存，中间靠一条总线来回传数据。这个模型在几十年前没问题，因为那时候数据量小，算得过来。

但现在呢？你想想看，一个AI模型动辄几亿个参数，每次计算都要把权重从DDR里搬到计算单元里。搬一次数据消耗的能量，比算一次乘法高出两个数量级。这就是著名的「存储墙」问题，也叫冯·诺依曼瓶颈。

我在2018年做过一个边缘AI芯片的项目。当时用传统架构，模型推理时，超过70%的功耗都花在了数据搬运上，真正算的只占一小部分。嗯，那时候我就意识到，这条路快走到头了。

1.2 存算一体的核心思想

存算一体的思路其实很直接——让存储单元本身具备计算能力。数据不用搬来搬去，直接在存储的地方算完。

打个比方：传统架构就像你去图书馆借书，每次都要跑到书架拿书，回到座位看几页，再跑回去还书。存算一体呢？直接在书架上装个阅读器，站着就看完了。

这样做的好处很明显：

• 消除数据搬运开销——功耗降低1~2个数量级
• 突破带宽瓶颈——存储内部带宽远高于外部总线
• 延迟大幅降低——省去了访存路径上的所有等待

1.3 发展历史与分类

存算一体不是凭空冒出来的。我简单梳理一下它的发展脉络：

时期	标志性事件	技术特点
1960s-1980s	计算与存储分离的架构确立	冯·诺依曼架构成为主流
1990s	处理器-内存性能差距开始拉大	存储墙问题初现
2000s	近存计算概念提出（如IBM的Active Memory）	将简单逻辑集成到存储芯片
2010s	RRAM/PCM等新型存储器件兴起	存内计算成为可能
2020s至今	存算一体芯片进入产业化阶段	AI推理、边缘计算等场景落地

从分类上看，存算一体主要有三条技术路线：

1. 基于SRAM的存算一体——速度快，工艺成熟，但面积大、静态功耗高。适合对延迟敏感的场景。
2. 基于RRAM/PCM的存算一体——密度高、非易失，但写操作寿命有限。适合AI推理等权重固定的场景。
3. 基于Flash的存算一体——成本低、容量大，但速度较慢。适合物联网等对成本敏感的应用。

1.4 核心优势与应用场景

存算一体的优势，说白了就是「省」和「快」。

• 能效比高——典型场景下，存算一体芯片的TOPS/W可以做到传统架构的10~100倍
• 延迟低——省去了数据搬运的路径延迟，适合实时性要求高的任务
• 面积效率好——存储和计算复用同一物理单元，芯片面积更小

目前最成熟的落地场景是AI推理，尤其是边缘端和物联网端。比如：

• 语音唤醒——低功耗持续监听，检测到关键词才唤醒主芯片
• 图像识别——在摄像头端直接完成人脸检测，不用把图像数据传到云端
• 传感器数据处理——在传感器端完成初步特征提取，减少数据上传量

我去年帮一家做智能门锁的公司做过方案评估。他们原来用MCU+外部Flash的方案，做一次人脸识别要200ms，功耗300mW。换成存算一体方案后，延迟降到30ms，功耗只有15mW。效果立竿见影。

1.5 知识体系总览

下面这张图是我梳理的本章知识结构，方便你快速把握脉络：

这张图把本章的核心内容串起来了。从冯·诺依曼瓶颈出发，引出存算一体的核心思想，再展开到技术分类、优势和应用。后面的章节会逐一深入每个技术路线和工程实现细节。