一、课程导论：FPGA为什么能加速AI？
大家好，我是你们的讲师。在芯片行业摸爬滚打了十几年，我见过太多人问同一个问题：「FPGA到底凭什么能加速AI？」
说实话，我第一次接触这个课题时也犯过嘀咕。GPU不是挺好的吗？ASIC不是更快吗？直到我在一个边缘计算项目里，被功耗和延迟逼得走投无路——嗯，那时候我才真正理解了FPGA的价值。
1.1 为什么是FPGA？
先讲个故事。几年前我做一个实时视频检测的项目，客户要求延迟低于5毫秒。GPU方案功耗太高，ASIC又来不及流片。最后是FPGA救了我一命。
FPGA的核心优势，说白了就三个字：可重构。
- 硬件可编程：你写的不是软件，是电路。每个乘法器、每个加法器，都是实实在在的硬件资源。
- 流水线并行：GPU是SIMD（单指令多数据），FPGA是真正的流水线。数据流进来，每个时钟周期都在干活。
- 低延迟：没有操作系统调度，没有内存拷贝。数据从引脚进来，直接进计算单元。
核心观点：FPGA不是万能药，但在「低延迟、高能效、可定制」这三个维度上，它有自己的独门绝技。
1.2 FPGA vs GPU vs ASIC：三足鼎立
我经常被问到：「老师，这三个到底怎么选？」
别急，我们先看一张对比表。这是我根据自己的项目经验总结的，不一定绝对，但很实用。
| 维度 | FPGA | GPU | ASIC |
|---|---|---|---|
| 灵活性 | 极高（可重编程） | 中等（软件可编程） | 极低（固定功能） |
| 性能 | 中等（取决于资源） | 高（大规模并行） | 极高（专用优化） |
| 功耗 | 低（按需配置） | 高（通用架构） | 极低（专用电路） |
| 延迟 | 极低（微秒级） | 中等（毫秒级） | 极低（纳秒级） |
| 开发周期 | 中等（数周至数月） | 短（数天至数周） | 长（数月至数年） |
| 成本（小批量） | 中等 | 低 | 极高 |
| 典型场景 | 原型验证、边缘推理 | 云端训练、批量推理 | 手机芯片、专用加速 |
你看，没有绝对的王者。我个人的习惯是：先看延迟要求，再看功耗预算，最后看批量。
避坑指南：我曾经在一个项目里，为了追求极致性能选了ASIC。结果算法改了三次，每次都要重新流片...那叫一个痛。从那以后，只要算法还没稳定，我坚决用FPGA做原型。
1.3 FPGA加速AI的核心原理
你可能会问：「FPGA怎么加速神经网络？」
其实核心就两招：数据流架构和定点量化。
数据流架构：
- GPU是「取指令→译码→执行」的冯·诺依曼架构
- FPGA是「数据进来→直接计算→结果出去」的数据流架构
- 说白了，FPGA把计算单元直接连成一条流水线，数据像流水一样流过
定点量化：
- GPU用32位浮点，FPGA可以用8位甚至4位定点
- 精度损失一点点，但速度翻好几倍
- 我在项目中试过INT8量化，推理速度提升了3倍，精度只掉了0.5%
下面这张图，是我自己画的FPGA加速AI的完整数据流。你看一眼就明白了。
你看，数据从左到右流过去，每个模块都在并行工作。这就是FPGA的威力——没有空闲的时钟周期。
1.4 课程整体路线图
这门课一共30章，我把它分成四个阶段。你跟着走，保证能上手。
第一阶段：基础篇（第1-8章）
- FPGA架构与工具链
- Verilog/VHDL基础（我会重点讲RTL设计）
- 时序约束与综合
第二阶段：AI推理核心（第9-16章）
- 神经网络基础（卷积、池化、全连接）
- 定点量化技术（INT8/INT4）
- 矩阵乘法加速器设计
第三阶段：系统集成（第17-24章）
- DDR/PCIe接口设计
- 数据搬运与DMA
- 完整推理系统搭建
第四阶段：实战与优化（第25-30章）
- YOLOv5目标检测实战
- 性能调优（资源/时序/功耗）
- 部署到Xilinx/Intel平台
注意：这门课不是「看完就会」，而是「跟着做就会」。每章都有代码和实验，我建议你准备一块开发板，边学边练。
1.5 我的建议
最后说几句心里话。
FPGA加速AI，门槛确实比纯软件高。但你想，一旦你掌握了硬件加速的能力，你在行业里的竞争力就不是一般软件工程师能比的。
我记得有个学员跟我说：「老师，我写Verilog写了三个月，感觉什么都没学会。」我说：「你写一个卷积加速器试试。」他写了一个星期，跑通了。从那以后，他再也没说过「学不会」这三个字。
所以，别怕。跟着我，一章一章来。遇到问题，先自己查，查不到就问。我微信是deep3321，公众号是「蓝海资料掘金营」。有问题随时找我。
好，我们下一章见。