第1章多电压域概述

一、多电压域概述

做版图设计这么多年，我越来越觉得功耗问题是个绕不开的坎。早些年我们做芯片，大家拼的是面积和性能。现在呢？功耗成了第一优先级。你想想看，手机芯片发热、物联网设备电池续航、AI芯片的散热成本……这些问题背后，都指向同一个核心——功耗。

为什么会这样？说白了，工艺节点越往下走，漏电流就越发不可控。我记得在28nm时代，静态功耗占比还不算太高。到了16nm、7nm，漏电流已经能占到总功耗的30%甚至更多。这可不是个小数目。

低功耗设计的方法有很多，比如时钟门控、电源门控、多阈值电压。但今天我们要聊的，是其中最关键的一招——多电压域技术。

核心观点：动态功耗与电压的平方成正比，降低电压是减功耗最直接的手段。但全芯片统一降压，性能又跟不上。怎么办？分而治之——关键路径用高电压，非关键路径用低电压。

多电压域，简单说就是把芯片分成多个区域，每个区域用不同的供电电压。比如CPU核心用0.9V，外围IO用1.8V，内存接口用1.2V。这些区域之间通过电平转换器（Level Shifter）来沟通。

我在项目中遇到过这样一个场景：一个AI加速芯片，核心计算单元需要高频运行，电压给到0.85V；而控制逻辑和缓存，频率要求不高，电压降到0.6V。结果呢？整体功耗降了40%，性能几乎没损失。

多电压域的几个关键要素：

个人经验：刚开始做多电压域设计时，我犯过一个低级错误——忘了在电压域边界加电平转换器。结果仿真时信号乱飞，查了两天才找到原因。嗯，这个坑你们千万别踩。

电压域怎么划分？这不是拍脑袋决定的。我总结了几条实战原则：

你可能会问：域分得越细越好吗？不是的。域太多，电平转换器和隔离单元的数量会爆炸，面积和功耗反而上去了。我见过一个项目，分了12个电压域，结果光电平转换器就占了芯片面积的15%。得不偿失。

避坑指南：我曾经在一个28nm项目中，把两个物理上紧邻的模块分到了不同电压域。结果布线时发现，跨域信号线绕了半个芯片，时序完全跑不通。后来我学乖了——物理布局和电压域划分要同步考虑，不能先画域再布局。

下面这张图展示了多电压域设计的整体流程和关键环节：

说到工具，华大九天的EDA工具链在国内用得越来越多了。我最早接触是在2018年，当时还不太习惯。用了一段时间后发现，其实很多设计理念和主流工具是相通的。

针对多电压域设计，华大九天提供了完整的解决方案：

我个人习惯用Aether做版图设计，它的电压域管理功能做得挺顺手。你可以给每个电压域定义一个颜色，版图上看起来一目了然。哪个区域用0.9V，哪个用1.2V，颜色一标就清楚。

小技巧：在华大九天工具里，电压域的定义是通过创建Voltage Area来实现的。我建议你在项目一开始就把所有电压域规划好，别等到布局布线时再改。否则，改一个电压域，整个电源网络都得重来。

另外，华大九天的工具链支持UPF（Unified Power Format）标准。这意味着你可以用UPF文件来描述电压域、电源状态、电平转换器策略等信息。工具会自动根据UPF来插入必要的低功耗单元。嗯，这个功能在大型项目中特别有用。

好了，这一章我们聊了多电压域的背景、概念、划分原则和工具链。这些都是后续实战的基础。下一章开始，我们会用华大九天的工具，一步步搭建一个多电压域版图设计流程。

本章要点回顾：

公众号:蓝海资料掘金营，微信deep3321