第4章常见DRC错误类型（上）

4、常见DRC错误类型（上）：最小宽度违例、最小间距违例、最小面积违例、天线效应违例

各位同学，咱们今天聊聊DRC（设计规则检查）里最常见的几类错误。说实话，我刚入行那会儿，看到DRC报告密密麻麻的报错，头都大了。后来做多了才发现，翻来覆去其实就是那几类问题在捣乱。

今天先讲四个最常见的：最小宽度违例、最小间距违例、最小面积违例、天线效应违例。搞懂它们，你就能解决至少一半的DRC问题。

核心观点：DRC错误不是洪水猛兽，它只是告诉你——你的版图跟工艺厂的要求之间，还有那么一点点距离。

什么叫最小宽度违例？说白了，就是你画的那根线太细了。工艺厂告诉你「这根金属线至少得0.18um宽」，你画了个0.15um，那DRC肯定报错。

为什么会这样？因为线太细了，光刻的时候容易断掉，或者电流一大直接烧掉。我有个同事就吃过这个亏——他画了一条电源线，宽度刚好卡在最小值上，结果流片回来那根线电阻偏大，芯片功耗直接超标。

我的习惯：电源线和地线，我一般会留20%的余量。比如工艺要求最小0.18um，我就画0.22um以上。多花不了多少面积，但可靠性提升一大截。

检查方法很简单：在Calibre DRC里，这类错误通常标注为WIDTH < min_value。你看到这个关键字，就知道是宽度问题。

// 典型的DRC规则写法（以Calibre为例）
// 定义最小宽度为0.18um
WIDTH M1 < 0.18 {
  @ 金属1宽度小于0.18um
  M1_WIDTH_ERROR = 1
}

修复方法也直接：把那条线加宽。但要注意，加宽后可能会引起新的间距违例。嗯，这就是连锁反应，后面会讲到。

最小间距违例，就是两条线靠得太近了。工艺厂规定「两条金属线之间至少隔0.2um」，你只留了0.15um，那DRC就会报SPACE < min_value。

你想想看，线间距不够会怎样？轻则信号串扰，重则直接短路。我在一个高速设计项目里遇到过——两条时钟线间距只差了0.01um，结果芯片跑起来时钟抖动特别大，最后只能改版。

注意：不同层的间距要求不一样。比如金属1和金属2的间距规则可能不同，同层金属和不同层金属的规则也不同。别想当然地用一个值套所有层。

修复方法：把两条线拉开。如果空间不够，可以考虑换层走线，或者调整布局。我个人建议，在布局阶段就留足间距余量，别等到DRC阶段再改，那会累死。

最小面积违例，指的是某个图形（比如有源区、金属块）的面积太小了。工艺厂要求「有源区面积至少0.5um²」，你画了个0.3um²，那DRC就会报AREA < min_value。

面积太小有什么问题？光刻的时候图形容易变形，或者接触孔打上去电阻太大。我记得有一次，一个实习生画了一排小方块当电容，每个方块面积都不达标，结果DRC报了几百个错误。他改了一整天。

检查方法：DRC报告里看到AREA关键字，基本就是面积问题。有时候也会写成REGION或者RECTANGLE。

// 面积检查规则示例
// 要求有源区面积不小于0.5um²
AREA AA < 0.5 {
  @ 有源区面积小于0.5um²
  AA_AREA_ERROR = 1
}

修复方法：把图形放大，或者合并相邻的小图形。但要注意，合并后可能会改变电路特性——比如电容值变了，或者寄生参数变了。改完后最好做一下后仿真验证。

天线效应，这个稍微复杂一点。简单说就是：一根长金属线在刻蚀过程中会像天线一样收集电荷，如果电荷积累太多，可能会击穿栅氧化层，把晶体管搞坏。

DRC里怎么检查？它会计算每根金属线的「天线比」——就是金属线面积除以它所连接的栅面积。如果这个比值超过工艺厂规定的上限，就报天线效应违例。

关键点：天线效应只发生在制造过程中，芯片做好之后就不存在了。所以修复思路是「在制造过程中给电荷一个泄放路径」。

我曾经在一个项目中，芯片面积已经定了，突然发现一条长走线的天线比超标。当时急得不行，因为改版要重新流片。后来用了跳线法——在中间加一个通孔跳到上层再跳回来，把长线打断，天线比就降下来了。

常见的修复方法有三种：

避坑指南：我曾经遇到过一个案例，用跳线法修复天线效应，结果跳线位置选在了信号的关键路径上，导致时序变差。所以修复天线效应时，一定要考虑对时序和信号完整性的影响。

好了，这四种错误类型，是DRC里最基础也最常见的。搞懂了它们，你再看DRC报告就不会一头雾水了。下一章咱们接着聊另外几种常见错误——密度违例、孔重叠违例、还有那些让人头疼的复杂规则。