第4章：IO时序基础——时序参数、模型与时序弧
各位同学，今天我们来聊聊IO时序。说实话，很多新手工程师一看到setup/hold、propagation delay这些术语就头大。我当年刚入行时也一样，总觉得时序是玄学。直到有一次，我设计的芯片在量产测试时发现IO接口时序不满足，差点导致项目延期……从那以后，我对时序基础的理解就深刻多了。
4.1 IO时序参数定义
我们先从最基础的三个参数说起：setup time、hold time和propagation delay。这三个参数，说白了就是芯片IO接口的“交通规则”。
4.1.1 Setup Time（建立时间）
建立时间，是指数据信号在时钟有效沿到来之前，必须保持稳定的最短时间。为什么要有这个要求？因为寄存器内部需要时间来完成数据采样。如果数据变化太靠近时钟沿，采样结果可能是不确定的。
核心要点：
- Setup time是相对于时钟上升沿（或下降沿）而言的
- 通常用ns或ps表示，比如0.5ns、100ps
- 数值越小，说明IO单元对时序越“宽容”
我在项目中遇到过这样的情况：某次选用的IO库setup time是0.3ns，但实际PCB走线延迟加上去后，留给数据的稳定时间只剩0.2ns。结果就是芯片在高温下频繁出错。嗯，这里要注意：库给的setup time是理想值，实际设计时要留余量。
4.1.2 Hold Time（保持时间）
保持时间，是指数据信号在时钟有效沿之后，必须保持稳定的最短时间。你想想看，如果时钟沿刚过，数据就变了，那寄存器采到的值到底是新值还是旧值？这就是hold time存在的意义。
避坑指南：
我曾经在调试一个高速IO接口时，发现hold time violation总是修不掉。后来仔细查了查，原来是时钟树综合时，时钟偏斜（clock skew）太大，导致数据保持时间不够。所以，hold time问题往往和时钟树设计密切相关。
4.1.3 Propagation Delay（传播延迟）
传播延迟，就是从输入到输出的信号传输时间。对于IO单元来说，通常分为两种：
- 上升沿传播延迟（tPLH）：输入从低到高，输出从低到高的延迟
- 下降沿传播延迟（tPHL）：输入从高到低，输出从高到低的延迟
这两个值往往不一样，因为PMOS和NMOS的驱动能力不同。我个人习惯在仿真时同时检查tPLH和tPHL，如果差异超过20%，就要小心了——可能意味着IO单元的驱动设计有问题。
4.2 IO时序模型
时序模型，就是用来描述IO单元时序行为的数学模型。目前主流的有两种：NLDM和CCS。
4.2.1 NLDM（Non-Linear Delay Model）
NLDM是最经典的时序模型。它用查找表（Look-Up Table）的方式，把延迟表示为输入转换时间（input slew）和输出负载电容（output load）的函数。
| 输入转换时间 (ns) | 输出负载 (pF) | 延迟 (ns) |
|---|---|---|
| 0.1 | 0.5 | 0.35 |
| 0.1 | 1.0 | 0.52 |
| 0.5 | 0.5 | 0.48 |
| 0.5 | 1.0 | 0.71 |
NLDM的优点是简单、计算快。但缺点也很明显：它假设波形是线性的，对于深亚微米工艺下的非线性波形，精度就不够了。
4.2.2 CCS（Composite Current Source）
CCS是更先进的时序模型。它不再用简单的延迟查找表，而是用电流源来描述IO单元的输出行为。说白了，CCS能更精确地模拟实际波形。
我的建议：
对于28nm及以下的工艺，我强烈建议使用CCS模型。虽然仿真时间会长一些，但精度提升非常明显。我在一个7nm项目中，用NLDM估算的延迟和实际硅片测试差了15%，换成CCS后误差降到了3%以内。
4.3 时序弧的概念
时序弧（Timing Arc），是静态时序分析（STA）中的核心概念。它描述的是从一个引脚到另一个引脚之间的时序关系。
对于IO单元，常见的时序弧有：
- 输入到输出的组合弧：比如输入PAD到输出PAD的传播延迟
- 时钟到输出的时序弧：比如时钟引脚到输出数据引脚的clock-to-Q延迟
- 建立/保持检查弧：用于setup/hold time的检查
每个时序弧都包含以下信息：
- 源引脚和目标引脚
- 触发条件（上升沿还是下降沿）
- 延迟值或约束值
- 相关的时序模型（NLDM或CCS）
我刚开始学STA时，总觉得时序弧这个概念很抽象。后来我把它想象成“信号从A点到B点的路径”，每条路径都有自己的延迟特性。这样就好理解多了。
4.4 知识体系总览
下面我用一张图来总结本章的核心内容：
4.5 实际应用中的注意事项
最后，我想分享几个实际项目中的经验：
关键提醒：
- 不要只看典型值：库文件通常会给出min/typ/max三组时序参数。我建议用max值做setup检查，用min值做hold检查，这样最保险。
- 注意PVT变化：工艺、电压、温度的变化会显著影响时序参数。同一个IO单元，在低温高压下和高温低压下，延迟可能差30%以上。
- 仿真和STA要结合：STA速度快但精度有限，仿真精度高但速度慢。我个人的做法是：先用STA做全芯片时序检查，再用仿真验证关键路径。
曾经踩过的坑：
我曾经在一个项目中，只用了NLDM模型做STA，结果流片回来后发现IO接口时序不满足。后来排查发现，NLDM模型在高速信号下（>1GHz）的精度严重不足。从那以后，对于高速IO，我坚持使用CCS模型。
好了，关于IO时序基础，我们就讲到这里。记住：时序不是玄学，它是可以量化、可以分析、可以优化的。掌握了这些基础，你就能在IO设计中游刃有余。
公众号:蓝海资料掘金营，微信deep3321