2、工艺与设计规则：CMOS工艺基础、射频工艺选项、DRC规则解读、天线效应
各位同学，咱们今天聊聊工艺和设计规则。说实话，这部分内容看着有点枯燥，但它是你芯片能不能跑起来、能不能量产的关键。我见过太多设计，原理图仿真漂亮得很，一画版图就翻车，十有八九都是栽在工艺和规则上。
2.1 CMOS工艺基础——你得知道你的管子是怎么造出来的
做射频IC，你天天跟MOS管打交道。但你真的了解它吗？
CMOS工艺，说白了就是在硅片上“盖房子”。先做阱（Well），再长栅氧（Gate Oxide），然后做多晶硅栅（Poly），最后做源漏注入（S/D Implant）。每一层都有严格的厚度、掺杂浓度要求。
我个人习惯，拿到一个新工艺，第一件事不是跑仿真，而是看它的剖面图。你想想看，一个NMOS管，它的衬底是P型，源漏是N+，中间是栅氧。如果你在版图上把有源区画得太靠近阱边，那漏电流就会大得吓人。
核心要点：射频电路对工艺的敏感度远高于数字电路。同样的工艺，数字电路能跑1GHz，射频电路可能连2.4GHz都跑不稳。为什么？因为寄生电容、衬底耦合、噪声这些，数字电路不太在乎，射频电路却寸步难行。
我记得有一次做LNA，仿真增益有18dB，流片回来只有12dB。查了半天，发现是版图上把M1层的走线放在了电感正下方，金属层之间的寄生电容直接把谐振频率拉偏了。嗯，这就是不懂工艺剖面的代价。
2.2 射频工艺选项——不是所有工艺都适合做射频
做射频，工艺选择很关键。常见的选项有这么几种：
| 工艺类型 | 特点 | 适用场景 |
|---|---|---|
| 标准CMOS | 成本低，集成度高 | 低频射频、SoC集成 |
| RF CMOS | 有厚金属层、MIM电容 | 2.4G/5G WiFi、蓝牙 |
| SiGe BiCMOS | 有HBT，噪声低，fT高 | 毫米波、雷达、光通信 |
| GaAs/GaN | 高电子迁移率，功率大 | 功率放大器、基站 |
你可能会问，为什么不用最便宜的CMOS？我跟你讲，标准CMOS的衬底电阻率低，电感Q值做不高。而且没有厚金属层，大电流走线容易烧。我做过一个项目，用0.18μm标准CMOS做PA，结果顶层金属只有0.8μm厚，电流密度根本不够，最后只能把多条金属叠起来用，版图面积大了30%。
我的建议：如果你做的是消费类射频芯片（比如蓝牙、WiFi），选RF CMOS就够了。如果做基站或者雷达，老老实实上SiGe或者GaAs。别为了省成本选错工艺，流片一次的成本够你买好几年的EDA license了。
2.3 DRC规则解读——别让规则卡住你的流片
DRC，Design Rule Check，设计规则检查。这东西看着烦，但它是你的保护神。
每个工艺厂都会给一份DRC rule deck，里面密密麻麻写满了规则。我刚开始做版图的时候，觉得这些规则是故意刁难人。后来吃过亏才明白，每一条规则背后都是血泪教训。
常见的DRC规则包括：
- 最小宽度（Minimum Width）：比如Poly最小0.18μm，你画0.17μm，流片出来就是断的。
- 最小间距（Minimum Spacing）：两个N阱之间至少隔多少，太近了会穿通。
- 最小包围（Minimum Enclosure）：比如Contact孔必须被金属完全包住，否则接触不良。
- 密度规则（Density Rule）：每层金属的覆盖率必须在某个范围内，太密或太稀都会导致CMP不平坦。
我曾经遇到过一个坑：某工艺要求M1的密度在20%~80%之间。我画了一个LNA，M1用得很少，密度只有12%。DRC报错，我还不当回事，觉得功能没问题就行。结果流片回来，CMP把那片区域磨得太薄，导致金属电阻变大，LNA的增益直接掉了3dB。从那以后，我再也不敢忽略密度规则了。
注意：DRC规则不是一成不变的。同一个工艺，不同版本（比如revA和revB）的规则可能不一样。每次流片前，一定要确认你用的是最新的rule deck。我见过有人用旧规则跑DRC，结果新工艺改了最小间距，直接导致短路。
2.4 天线效应——一个容易被忽视的杀手
天线效应，英文叫Antenna Effect，或者更正式一点，Plasma Induced Damage。这玩意儿在深亚微米工艺里特别常见。
为什么会发生？简单说，在刻蚀过程中，等离子体会在金属线上积累电荷。如果这根金属线很长（像一根天线），它就会收集大量电荷，然后通过栅氧放电，把栅氧击穿。
你想想看，一根长金属线连到MOS管的栅极，这不就是一根天线吗？电荷一多，栅氧就废了。
怎么解决？常用的方法有：
- 跳层法（Layer Jumping）：在长走线中间加一个Via，跳到上层金属再跳回来。这样电荷会被上层金属的PN结泄放掉。
- 加天线二极管（Antenna Diode）：在栅极附近加一个反向二极管，给电荷一个泄放路径。
- 控制金属面积比：工艺厂会给出一个天线比（Antenna Ratio），比如金属面积/栅面积不能超过某个值。
避坑指南：我曾经设计一个VCO，版图里有一根很长的M2走线连到变容管的栅极。DRC天线检查报错，我嫌麻烦，想着“应该没事吧”，就 waiver 掉了。结果流片回来，10颗芯片里有3颗VCO不起振。拆开分析，就是栅氧被击穿了。从那以后，天线效应我从来不敢 waiver。
嗯，这里要注意：天线效应跟频率无关。低频电路也会中招。只要你的工艺用到等离子刻蚀，就可能有天线效应。所以别以为做的是低频电路就可以放松警惕。
2.5 本章知识体系
下面这张图，是我自己整理的本章知识结构。你可以把它当成一个检查清单，做版图的时候对照着看。
好了，这一章的内容就这些。工艺和设计规则是版图设计的地基，地基不稳，上面盖的房子再漂亮也没用。下一章咱们聊聊无源器件的版图设计，电感、电容、变压器这些，那才是射频版图的精髓。
公众号:蓝海资料掘金营，微信deep3321