第二章 半导体物理基础：PN结、MOS管与那些绕不开的效应
各位同学，咱们今天聊点硬核的。半导体物理，听起来像是课本里枯燥的公式推导，对吧？
但我跟你说，这东西就像练武功的内功心法。你招式再花哨，内功不行，一上项目就露馅。我当年刚入行时，就吃过这个亏——调一个LDO（低压差线性稳压器）怎么都调不稳，折腾了两周，最后发现是对MOS管的沟道长度调制效应理解不到位。嗯，从那以后，我再也不敢小看这些基础了。
2.1 PN结：芯片里最基础的“开关”
PN结，说白了就是把P型半导体和N型半导体怼在一起。就这么简单一个结构，却是所有二极管、三极管、甚至MOS管的基础。
2.1.1 为什么会形成耗尽层？
P区空穴多，N区电子多。一接触，电子就往P区跑，空穴就往N区跑。跑着跑着，中间就形成了一块没有载流子的区域——这就是耗尽层。
我个人习惯把耗尽层想象成“无人区”。两边都有“哨兵”（空间电荷），谁也别想轻易过去。
2.1.2 正向偏置与反向偏置
- 正向偏置：P接正，N接负。耗尽层变窄，电流可以流过。说白了就是“开门”。
- 反向偏置：P接负，N接正。耗尽层变宽，几乎没有电流。这就是“关门”。
关键点：PN结的击穿电压是设计时要重点关注的。我在项目中遇到过，一个电源管理芯片的ESD（静电放电）保护结构，就是因为PN结击穿电压选得太低，结果一上电就烧了。教训啊。
2.2 MOS管结构：你每天都在用，但你真的懂吗？
MOS管，金属-氧化物-半导体场效应晶体管。名字很长，但结构其实就四样东西：源极（Source）、漏极（Drain）、栅极（Gate）、衬底（Substrate）。
你想想看，栅极下面是一层二氧化硅（SiO₂），再下面是衬底。栅极加电压，就能在衬底表面“感应”出一层导电沟道。这就是MOS管的核心原理——用电压控制电流。
2.2.1 NMOS与PMOS
| 类型 | 衬底类型 | 载流子 | 阈值电压 |
|---|---|---|---|
| NMOS | P型衬底 | 电子（迁移率高） | Vth > 0 |
| PMOS | N型衬底 | 空穴（迁移率低） | Vth < 0 |
为什么NMOS比PMOS快？因为电子跑得比空穴快啊。所以数字电路里，NMOS用得更多。但模拟电路里，PMOS也有它的优势——噪声低。
2.3 阈值电压：MOS管什么时候“醒”？
阈值电压（Vth），就是让MOS管开始导通的那个栅极电压。低于它，管子关断；高于它，管子导通。
影响Vth的因素有哪些？
- 栅氧化层厚度：越薄，Vth越低。但太薄会漏电，这是个trade-off。
- 衬底掺杂浓度：浓度越高，Vth越高。
- 温度：温度升高，Vth下降。嗯，这就是为什么芯片热了之后，功耗反而更大的原因之一。
避坑指南：我曾经在设计一个低功耗运放时，为了降低功耗，把Vth设得很低。结果低温测试时，管子关不断，静态电流飙了10倍。后来才意识到，Vth的温度系数没算进去。所以，设计时一定要留余量。
2.4 沟道长度调制效应：短沟道器件的“噩梦”
理想情况下，MOS管在饱和区时，漏极电流应该只受栅压控制，跟漏源电压无关。但现实是——漏源电压越大，沟道长度越短，电流越大。这就是沟道长度调制效应。
为什么会这样？
你想想看，漏极电压高了，耗尽区会向沟道方向扩展，相当于把沟道“吃掉”了一截。沟道变短了，电流自然就大了。
这个效应在长沟道器件里不明显，但在短沟道（比如0.18μm以下）工艺里，简直要命。
2.4.1 如何表征？
我们用一个参数λ（沟道长度调制系数）来描述它。λ越大，效应越明显。在I-V特性曲线上，饱和区的曲线不再是水平的，而是斜的。
注意：在电流镜设计中，沟道长度调制效应会导致镜像电流不准确。我有个同事，做了一款高精度电流镜，结果流片回来，镜像误差达到了5%。查了半天，就是没考虑λ的影响。后来加长了沟道长度，才把误差压到0.5%以下。
2.5 知识体系总览
下面这张图，是我自己总结的本章知识结构。你把它记在脑子里，后面学运放、比较器、LDO时，会反复用到这些概念。
这张图把本章的四个核心知识点串起来了。PN结是基础，MOS管是主体，阈值电压是参数，沟道长度调制是效应。你把这四个点吃透了，后面学什么放大器、比较器，都会轻松很多。
公众号:蓝海资料掘金营，微信deep3321