4、系统架构设计：顶层架构规划、模拟与数字分区策略、功耗与面积预算
系统架构设计，说白了就是给芯片画一张「总蓝图」。
我做了十几年混合信号芯片，见过太多项目在后期翻车——原因往往不是某个电路没设计好，而是顶层架构一开始就埋了雷。你想想看，地基歪了，上面盖得再漂亮也没用。
4.1 顶层架构规划：先想清楚再动手
我个人习惯，拿到需求后不急着画电路。先问自己三个问题：
- 芯片要完成什么功能？——信号链怎么走，控制逻辑怎么配
- 接口怎么定义？——模拟输入输出、数字总线、时钟复位
- 工作模式有哪些？——正常模式、低功耗模式、测试模式
举个例子。我曾经做过一个生物电传感芯片，客户要求同时采集心电和脑电信号。心电带宽只有几百赫兹，脑电却要到几百赫兹以上。如果一开始没规划好信号路径，后面ADC的采样率、抗混叠滤波器的阶数全得推倒重来。
顶层架构通常包含以下几个模块：
- 模拟前端（AFE）：放大器、滤波器、参考电压源
- 数据转换器（ADC/DAC）：分辨率、采样率、功耗的权衡
- 数字控制核心：状态机、寄存器配置、校准算法
- 电源管理：LDO、DC-DC、上电时序
- 时钟与复位：PLL、晶振、时钟树
核心原则：顶层架构要「先粗后细」。先画功能框图，再逐步细化到模块级接口。别一上来就扎进晶体管级设计。
4.2 模拟与数字分区策略：别让它们打架
混合信号芯片最头疼的问题是什么？
数字噪声串到模拟电路里。
我早期做过一个项目，数字部分跑在100MHz，模拟ADC的SNR死活达不到指标。查了三天，发现是数字电源和模拟电源在芯片内部共用了同一根地线。嗯，这就是分区没做好。
分区策略有几个关键点：
4.2.1 电源与地分区
- 模拟电源域：给放大器、ADC、DAC供电，要求低噪声
- 数字电源域：给逻辑电路供电，噪声大但效率高
- IO电源域：给接口供电，电平转换用
我建议在版图阶段，模拟和数字区域之间留出至少20μm的隔离带。有条件的话，加一圈保护环（Guard Ring）。
4.2.2 信号路径分区
- 模拟信号走顶层金属，远离数字时钟线
- 数字总线尽量走低层金属，减少耦合
- 敏感信号（如参考电压）单独走屏蔽线
避坑指南：我曾经遇到一个项目，数字部分的SPI总线跟模拟输出信号平行走了2mm。结果SPI每切换一次，模拟输出就跳一个毛刺。后来改成垂直走线，问题解决。
4.2.3 时钟分区
数字时钟是最大的噪声源。我的做法是：
- 时钟发生器（PLL）放在模拟区
- 时钟缓冲器放在数字区边缘
- 时钟树末端加去耦电容
下面这张图展示了典型的混合信号芯片分区结构：
4.3 功耗与面积预算：算清楚再流片
功耗和面积，是芯片设计里永远绕不开的「两座大山」。
我见过不少团队，架构设计时拍脑袋说「功耗没问题」，结果后端实现时发现散热压不住，只能降频。嗯，这种事一次就够了。
4.3.1 功耗预算
混合信号芯片的功耗主要来自三部分：
| 功耗类型 | 来源 | 典型占比 | 优化方向 |
|---|---|---|---|
| 静态功耗 | 漏电流、偏置电路 | 10%~20% | 关断不用的模块 |
| 动态功耗 | 数字逻辑翻转、时钟树 | 50%~70% | 门控时钟、降低电压 |
| 模拟功耗 | 放大器、ADC、DAC | 20%~30% | 电流复用、偏置优化 |
我个人习惯的做法是：先定一个总功耗预算，比如10mW。然后按模块分配：
- 模拟前端：3mW
- ADC：2mW
- 数字核心：3mW
- 时钟与接口：1.5mW
- 留余量：0.5mW
小技巧：预算时一定要留10%~20%的余量。因为后端实现时，寄生参数会带来额外的功耗。我吃过这个亏，现在每次都多留一点。
4.3.2 面积预算
面积直接决定了芯片成本。晶圆厂是按面积收费的，省一平方毫米，可能省几万块钱。
面积预算的步骤：
- 估算模块面积：根据工艺和设计经验，每个模块大概多大
- 加总：把所有模块面积加起来
- 加走线开销：通常占总面积的20%~30%
- 加IO焊盘面积：焊盘本身和ESD保护电路
- 留余量：10%左右
举个例子，一个典型的混合信号芯片：
| 模块 | 估算面积（mm²） |
|---|---|
| 模拟前端 | 0.8 |
| ADC | 0.5 |
| 数字核心 | 1.2 |
| 电源管理 | 0.4 |
| 时钟与接口 | 0.3 |
| 走线开销（25%） | 0.8 |
| IO焊盘 | 0.5 |
| 总计 | 4.5 |
避坑指南：我曾经做过一个项目，数字部分面积估算少了30%。原因是数字综合时，标准单元库的密度比预期低，导致布局布线后面积超标。后来我学乖了，数字面积预算时直接乘以1.3的系数。
4.4 架构设计中的权衡
做架构设计，说白了就是在各种约束之间找平衡。
- 功耗 vs 性能：ADC分辨率越高，功耗越大。要不要用SAR架构代替Sigma-Delta？
- 面积 vs 噪声：电容越大，噪声越低，但面积也越大。能不能用斩波技术来减小电容？
- 数字 vs 模拟：数字滤波器灵活但功耗高，模拟滤波器面积大但功耗低。怎么分？
我个人的经验是：没有完美的架构，只有最适合当前需求的架构。每次做选择时，把约束条件列出来，排优先级。比如客户要求低功耗，那就牺牲一点面积；要求小尺寸，那就多花点心思在数字校准上。
总结一下：系统架构设计是芯片成败的关键。顶层规划要清晰，模拟数字分区要严格，功耗面积预算要留余量。别怕花时间在架构阶段——前期多想一步，后期少改十次。
公众号:蓝海资料掘金营，微信deep3321