4、LDO版图设计（下）：LDO版图的匹配技术、PSRR优化与寄生控制

好，咱们接着聊LDO版图的下半部分。上一章我们把LDO的功率管、反馈网络和补偿电容的布局讲了个大概。今天要聊的这三个话题——匹配技术、PSRR优化、寄生控制，说白了就是决定你LDO到底能不能用的关键。

我见过不少新手，原理图仿真跑得飞起，一到版图就翻车。为什么？因为版图里的非理想因素，仿真模型根本体现不出来。你想想看，一个10mV的失调电压，在仿真里可能只有0.1mV，但流片回来就变成了10mV。嗯，这就是匹配没做好。

4.1 共质心匹配与叉指结构

先讲匹配。LDO里哪些器件需要匹配？主要是误差放大器的输入对管，还有反馈电阻分压网络。这两个地方的失配，会直接转化为输出误差。

共质心匹配，说白了就是把需要匹配的器件，以中心对称的方式摆放。我习惯用ABBA或者ABAB的排列方式。举个例子，两个输入管M1和M2，如果并排放，工艺梯度从左到右变化，M1和M2的阈值电压就会有差异。但如果用共质心，M1拆成两个，M2拆成两个，交叉摆放，梯度的影响就被平均掉了。

叉指结构呢，就是把宽长比大的管子拆成多个手指并联。比如一个W=100μm的功率管，拆成20个5μm的手指。这样做的好处有两个：一是栅极电阻变小，开关速度更快；二是匹配性更好，因为每个手指的尺寸小，工艺偏差相对均匀。

我在项目中遇到过一个问题：一个LDO的误差放大器输入对管，用了共质心布局，但仿真和实测的失调电压还是差了3mV。后来查了半天，发现是周围有金属走线穿过，造成了应力梯度。从那以后，我要求所有匹配器件周围至少留5μm的dummy区域，而且不能有金属跨过有源区。

4.2 电源抑制比（PSRR）的版图优化

PSRR是LDO的核心指标之一。它衡量的是电源纹波对输出的抑制能力。原理上，PSRR由误差放大器的增益和带宽决定。但版图里，寄生耦合会把电源噪声直接串到输出端，让PSRR大打折扣。

为什么会这样？你想想看，电源线上有高频噪声，通过寄生电容耦合到反馈节点或者误差放大器的敏感节点，就相当于在环路里注入了一个干扰信号。环路增益再高，也扛不住这种直通路径。

优化PSRR的版图技巧：

• 隔离敏感节点：误差放大器的输入对管、反馈分压节点，这些地方要远离电源线和功率管。我一般会在它们之间加一条接地的guard ring。
• 屏蔽关键走线：反馈走线用上下两层地线包裹，形成共面波导结构。高频噪声会被地平面吸收。
• 电源去耦：在功率管附近放足够的去耦电容。我习惯用MIM电容或者MOS电容，放在功率管和负载之间。
• 衬底噪声控制：功率管开关时会产生衬底电流，通过衬底耦合到敏感电路。加深N阱隔离，或者用P+保护环把功率管围起来。

4.3 寄生效应控制

寄生效应是版图设计里最头疼的事。寄生电阻、寄生电容、寄生电感，每一个都能让你的LDO性能变差。

寄生电阻：主要来自金属走线和接触孔。功率管的漏极到输出端的走线，如果电阻太大，IR drop会吃掉压差。我一般用顶层金属走功率路径，宽度至少是电流密度的2倍裕量。

寄生电容：金属走线之间的耦合电容，会把高频噪声串扰到敏感节点。解决办法是拉开间距，或者加屏蔽。

寄生电感：这个在高频LDO里特别明显。键合线和封装引线有nH级的电感，会和片上去耦电容形成LC谐振。我建议在功率管附近放多个小电容，而不是一个大电容，这样可以分散谐振频率。

我曾经吃过一次亏：一个LDO在10MHz附近PSRR突然变差，查了两个月，最后发现是功率管栅极走线太长，寄生电阻和栅电容形成了RC低通，把误差放大器的输出信号衰减了。从那以后，我要求功率管栅极走线必须用顶层金属，宽度不小于10μm，而且尽量短。

4.4 知识体系结构图

下面这张图总结了LDO版图匹配、PSRR优化和寄生控制的核心逻辑。你可以把它当作设计检查清单。

4.5 实战建议

最后，我总结几条实战建议，都是流片血泪换来的：

1. 匹配器件一定要加dummy，而且dummy要接固定电位。浮空的dummy会引入不确定的耦合。
2. 功率管周围加P+保护环，接GND。衬底噪声是PSRR的头号杀手。
3. 反馈走线用顶层金属，上下两层地屏蔽。我习惯走线宽度不小于3μm，间距不小于5μm。
4. 后仿一定要做，而且要用R+C+CC提取。只提R和C，忽略耦合电容，结果会偏乐观。
5. 留裕量。版图里的非理想因素，仿真永远模拟不全。我一般留20%的裕量。

嗯，LDO版图设计的内容就讲到这里。匹配、PSRR、寄生控制，这三个话题其实贯穿了整个模拟版图设计。你掌握了这些，其他电源管理芯片的版图设计也能触类旁通。

---

公众号:蓝海资料掘金营，微信deep3321