2、响应时间分解:从短路发生到保护动作的四个关键阶段

做电源设计这么多年,我见过太多工程师一上来就纠结「我这个保护电路够不够快」。其实啊,光盯着总时间没用。你得把整个响应过程拆开看,看看瓶颈到底在哪。

短路保护从发生到动作,说白了就四个阶段:检测 → 判断 → 驱动 → 关断。每个阶段都有自己的延迟,加起来才是总响应时间。我习惯把这四个阶段比作「接力赛」——任何一棒慢了,整体成绩都拉胯。

核心观点:优化响应速度,不是盲目换快器件,而是找到最慢的那一棒,针对性下手。

短路保护响应时间四阶段分解 ① 检测阶段 电流/电压采样 典型延迟:10ns~1μs ② 判断阶段 比较器/逻辑判断 典型延迟:20ns~500ns ③ 驱动阶段 驱动电路建立 典型延迟:50ns~2μs ④ 关断阶段 功率管关断 典型延迟:10ns~1μs t₀ 短路发生 t₄ 完全关断 总响应时间 = t₁ + t₂ + t₃ + t₄

2.1 检测阶段:从短路发生到采样信号建立

短路一发生,电流瞬间飙升。但检测电路需要时间才能「感知」到这个变化。这个时间取决于你用的采样方式。

我个人习惯把检测方式分成两类:

  • 电阻采样:最简单,但寄生电感会拖慢响应。我见过有人用绕线电阻做采样,结果寄生电感让信号延迟了将近200ns——这在高速保护里是致命的。
  • 电流互感器/霍尔传感器:响应快,但带宽有限。比如霍尔传感器通常有几百ns的响应延迟,高频短路时可能来不及反应。
  • MOSFET Rds(on) 检测:无额外损耗,但受温度影响大。我建议只在低电压场景用这个方案。

我的经验:检测阶段最容易忽略的是PCB走线寄生参数。我曾经在一个48V电源项目里,采样电阻离MOSFET太远,走线电感让检测信号延迟了300ns。后来把采样电阻紧贴功率管放,延迟直接砍到80ns。记住:物理距离就是时间成本

2.2 判断阶段:比较器翻转与逻辑处理

检测信号来了,接下来就是判断——电流是否真的超标了?这个阶段主要由比较器或ADC完成。

你想想看,比较器本身就有传输延迟。便宜的LM393大概要1.3μs,而高速比较器如TLV3501能做到4.5ns。差距有多大?差了将近300倍!

比较器型号 传输延迟 适用场景 价格参考
LM393 1.3μs 低速保护、过流不敏感 ¥0.5
LMV331 200ns 通用保护 ¥1.2
TLV3501 4.5ns 高速短路保护 ¥8
ADCMP600 2.5ns 超高速保护 ¥15

注意:别只看比较器速度!我曾经在一个项目里用了TLV3501,结果前端RC滤波电路的时间常数设成了1μs——再快的比较器也白搭。判断阶段的延迟,是比较器延迟 + 前端滤波延迟 + 逻辑门延迟的总和。

2.3 驱动阶段:从逻辑信号到功率管栅极

判断完成,保护信号发出。但功率管不会立刻响应——你得先把栅极电荷充/放掉。这个阶段,说白了就是驱动电路在跟MOSFET的栅极电容「较劲」。

驱动阶段的延迟主要来自:

  • 驱动芯片的传播延迟:一般几十ns,好的驱动芯片能做到10ns以内
  • 栅极电阻的充放电时间:Rg × Ciss 的时间常数,这个往往是瓶颈
  • 驱动电流能力:驱动电流越大,栅极电压变化越快

我记得有个项目,客户要求短路保护在2μs内完成。我们用了4A的驱动芯片,但栅极电阻选了100Ω——结果栅极充放电就花了1.5μs。后来把栅极电阻降到10Ω,驱动延迟直接缩到200ns。嗯,这里要注意:栅极电阻不能无限小,否则会引起振荡,但保护路径上的栅极电阻可以单独优化。

优化技巧:在保护关断路径上,可以并联一个快速放电二极管(比如BAT54),让关断时栅极电荷通过二极管快速泄放,而不是通过栅极电阻。这样驱动延迟能再降30%~50%。

2.4 关断阶段:功率管从导通到完全截止

驱动信号到了栅极,功率管开始关断。但MOSFET不是理想开关——它需要时间从饱和区过渡到截止区。

关断阶段的时间主要取决于:

  • 米勒平台时间:这是MOSFET关断最慢的阶段,栅极电压在米勒平台区停留的时间
  • 关断速度:与驱动电流、栅极电阻、MOSFET本身的Qg有关
  • 寄生电感:源极寄生电感会减慢关断速度,这叫「源极反馈效应」

为什么会这样?因为MOSFET关断时,栅极电压要先降到米勒平台电压,然后维持一段时间让Vds上升,最后才继续降到阈值以下。这个「米勒平台」就是关断的瓶颈。

避坑指南:我曾经在GaN FET项目里踩过坑。GaN管没有米勒平台,关断速度理论上很快。但它的栅极驱动电压窗口很窄(通常-2V~+6V),驱动电路稍微设计不好就会振荡。所以别以为换了GaN就万事大吉——驱动设计反而更讲究了。

2.5 四个阶段的典型时间分配

为了让你有个直观感受,我列一个典型的高速短路保护时间分配:

阶段 典型延迟 优化空间 优化手段
检测阶段 50~200ns ⭐⭐⭐ 缩短采样路径、用高速运放
判断阶段 20~100ns ⭐⭐⭐⭐ 换高速比较器、去滤波
驱动阶段 100~500ns ⭐⭐⭐⭐⭐ 加大驱动电流、降低栅极电阻
关断阶段 50~200ns ⭐⭐⭐ 选低Qg MOSFET、优化布局

你看,驱动阶段的优化空间最大。这也是为什么我每次做短路保护设计,第一个盯的就是驱动电路。把驱动阶段从500ns压到100ns,总响应时间就能砍掉将近一半。

好了,四个阶段都拆完了。下次你再遇到保护速度不够的问题,别急着换器件。先拿示波器测一下,看看到底是哪一棒慢了。找到瓶颈,对症下药,这才是工程师该干的事。

一句话总结:短路保护响应时间 = 检测延迟 + 判断延迟 + 驱动延迟 + 关断延迟。优化时,优先抓驱动阶段这个「大头」。

专注资料整理