第1章：导通电阻与漂移区长度
1.1 导通电阻的组成
做功率器件设计这些年，我经常被问到同一个问题：「导通电阻到底从哪来？」
说白了，一个功率MOSFET的导通电阻，不是单一来源。它是由好几个部分串联起来的。我习惯把它拆成四块来看：
- 沟道电阻（Rch）：栅极下面那个反型层的电阻。这个值跟栅压、阈值电压、沟道长度都有关系。
- 漂移区电阻（Rd）：这是今天的重点。漂移区是耐压的主要承担者，也是导通电阻的大头。
- 衬底电阻（Rsub）：衬底本身的体电阻。一般掺杂浓度高，电阻不大。
- 接触电阻与引线电阻（Rcon）：金属-半导体接触、封装引线带来的附加电阻。
你想想看，这四个电阻是串联的。总导通电阻就是：
Ron = Rch + Rd + Rsub + Rcon嗯，这里要注意：对于高压器件，漂移区电阻往往占到总电阻的70%以上。我在项目中遇到过好几次，客户抱怨导通电阻太大，结果一分析，问题全出在漂移区设计上。
1.2 漂移区长度对导通电阻的影响
漂移区长度，我一般用Ld表示。它跟导通电阻的关系，其实很直接：
漂移区越长，电阻越大。
为什么会这样？你可以把漂移区想象成一根导线。导线越长，电阻自然越大。具体来说：
Rd ≈ ρ × Ld / A其中ρ是漂移区的电阻率，A是电流流过的截面积。
但事情没这么简单。漂移区长度还决定了器件的耐压能力。我记得有一次做600V的VDMOS设计，为了追求低导通电阻，我把漂移区长度缩短了15%。结果耐压直接掉到480V，完全不合格。
核心矛盾：漂移区长度增加 → 耐压提高 → 导通电阻增大
漂移区长度缩短 → 导通电阻降低 → 耐压下降
这就是功率器件设计里最经典的「导通电阻-耐压折中」问题。
1.3 各电阻分量随漂移区长度的变化趋势
我整理了一个表格，方便你直观理解：
| 电阻分量 | 随Ld增加的变化 | 典型占比（高压器件） |
|---|---|---|
| 沟道电阻 Rch | 基本不变 | 10% - 20% |
| 漂移区电阻 Rd | 线性增加 | 60% - 80% |
| 衬底电阻 Rsub | 基本不变 | 5% - 10% |
| 接触电阻 Rcon | 基本不变 | 5% - 10% |
从表格能看出来，漂移区电阻是唯一一个随Ld显著变化的分量。其他电阻基本是固定的。所以优化漂移区长度，本质上就是在优化Rd。
我的经验：做低压器件（比如30V以下）时，沟道电阻反而是大头。这时候别死磕漂移区，优化沟道工艺更有效。做高压器件（600V以上），漂移区才是主战场。
1.4 漂移区长度优化的核心逻辑
下面这张图，是我自己总结的优化逻辑。每次做新设计，我都会先过一遍这个流程：
这个流程我用了好多年。核心思路就是：先满足耐压，再优化导通电阻。顺序不能反。
避坑指南：我曾经有一次为了追求极致的导通电阻，把漂移区掺杂浓度提得很高。结果耐压是达标了，但器件的雪崩能量大幅下降，ESD测试直接挂掉。所以优化漂移区，不能只看导通电阻和耐压，还要考虑可靠性。
1.5 实际设计中的权衡
说了这么多理论，实际设计时怎么操作？我一般按这几步走：
- 根据目标耐压，估算最小漂移区长度。这个可以用经验公式：Ld_min ≈ Vbr / Ec，其中Ec是临界击穿电场。
- 在这个长度基础上，留10%-20%的余量。工艺波动、温度变化都会影响实际耐压。
- 计算此时的导通电阻。如果超标，考虑提高漂移区掺杂浓度，或者改用超结、FS等先进结构。
- 做TCAD仿真验证。我习惯先跑一个快速仿真，看看趋势对不对，再细调。
你想想看，漂移区长度每增加1μm，导通电阻可能增加5%-10%。但耐压可能只提升3%-5%。这个性价比，需要仔细算账。
嗯，这一章的内容就到这里。漂移区长度是功率器件设计的基石，理解透了，后面的优化才有方向。
公众号:蓝海资料掘金营，微信deep3321