1. LDMOS器件基础：结构、工作原理与关键参数
各位同学，今天我们来聊聊LDMOS。说实话，我刚入行那会儿，第一次看到LDMOS的截面图，脑子里就一个想法——这玩意儿跟普通MOSFET长得也太像了吧？但后来踩过几次坑才明白，差之毫厘，谬以千里。
1.1 LDMOS结构长什么样？
LDMOS，全称是横向扩散金属氧化物半导体。名字挺长，但核心就一个字——横。电流是横向流动的，跟VDMOS那种垂直结构完全不同。
我习惯把LDMOS的结构拆成三块来看：
- 源区：跟普通MOS一样，N+重掺杂，接地。
- 沟道区：P型体区，栅极控制开关。
- 漂移区：这是LDMOS的灵魂。N型轻掺杂，长度Ldrift，承担耐压。
你想想看，普通MOSFET的漏极直接挨着沟道，电压一高就击穿了。LDMOS聪明在哪？它在沟道和漏极之间加了一段轻掺杂的漂移区。电压大部分都降在这段区域上，沟道区的电场强度就降下来了。
核心要点：漂移区是LDMOS耐压的关键。没有它，LDMOS就跟普通MOS没区别。
嗯，这里要注意——漂移区的掺杂浓度和长度，直接决定了器件的耐压和导通电阻。我见过不少新手，为了追求耐压把漂移区做得老长，结果导通电阻大得离谱，芯片发热严重。这就是典型的顾此失彼。
1.2 工作原理：怎么开关？怎么耐压？
LDMOS的工作原理，说白了就是两个状态：
- 导通状态：栅极加正压（VGS > VTH），沟道反型，电子从源极出发，经过沟道，穿过漂移区，到达漏极。电流就这么流起来了。
- 关断状态：栅极电压为0，沟道关闭。这时候漏极加高压，整个耐压任务就交给了漂移区。
为什么会这样？因为漂移区是轻掺杂的，相当于一个高阻区。电压加在上面，会形成一个耗尽层。耗尽层越宽，能承受的电压就越高。这就是RESURF技术的雏形——降低表面电场。
个人经验：我在项目中遇到过一个问题——漂移区长度设计得刚好，但耐压就是上不去。后来一查，是漂移区掺杂浓度偏高了。浓度一高，耗尽层展不开，电压全压在沟道附近，直接击穿。所以，漂移区的掺杂浓度，宁低勿高。
1.3 关键参数：击穿电压与比导通电阻
做LDMOS设计，你天天要跟两个参数打交道：BV（击穿电压）和Ron,sp（比导通电阻）。
击穿电压（BV）
击穿电压，就是器件能扛住的最大漏源电压。超过这个值，器件就雪崩击穿了，电流失控，直接烧毁。
BV主要受三个因素影响：
- 漂移区长度Ldrift：越长，耐压越高。但太长，导通电阻也大。
- 漂移区掺杂浓度Ndrift：越低，耗尽层越宽，耐压越高。但太低，导通电阻飙升。
- 衬底辅助耗尽效应：这个我吃过亏。P型衬底会辅助耗尽N型漂移区，导致实际耐压比理论值低。仿真时一定要把衬底偏置考虑进去。
比导通电阻（Ron,sp）
比导通电阻，就是单位面积下的导通电阻。单位是mΩ·cm²。这个值越小，说明同样面积下导通损耗越低，芯片效率越高。
Ron,sp由三部分组成：
- 沟道电阻：跟栅极电压、沟道长度有关。
- 漂移区电阻：这是大头。漂移区越长、掺杂越轻，电阻越大。
- 接触电阻：源漏金属接触，一般占比不大。
避坑指南：我曾经设计过一款600V的LDMOS，漂移区长度拉到20μm，BV确实达标了。但Ron,sp高达200 mΩ·cm²，比竞品贵了一倍。后来改用RESURF技术优化漂移区掺杂分布，BV不变，Ron,sp降到了120。所以，BV和Ron,sp是一对矛盾体，必须找到平衡点。
1.4 知识体系：一张图看懂LDMOS基础
下面我用一张SVG图，把LDMOS的结构、工作原理和关键参数串起来。你看完应该能有个整体印象。
1.5 小结：记住这三句话
好了，LDMOS基础部分就讲这么多。我总结三句话，你记住就行：
- 结构上：LDMOS比普通MOS多了一段漂移区，这是耐压的根本。
- 原理上：导通时电流横着走，关断时漂移区扛电压。
- 参数上：BV和Ron,sp是死对头，RESURF技术就是来劝架的。
下一节，我们正式进入RESURF技术的核心内容。到时候我会拿一个实际仿真案例，手把手带你看懂电场分布是怎么优化的。