第3章寄生参数对LLC的影响

3. 寄生参数对LLC的影响：谐振频率偏移、效率降低、EMI恶化

好，咱们直接切入正题。寄生参数这东西，说白了就是电路里那些「不请自来」的电阻、电容和电感。你画原理图的时候没画它们，但PCB一跑起来，它们全都在。我做了十几年电源，见过太多人仿真时波形漂亮得像教科书，一上板子就翻车。为什么？就是没把这些「隐形杀手」算进去。

这一节，我重点讲三个最要命的影响：谐振频率偏移、效率降低、EMI恶化。你想想看，LLC变换器靠的就是精确的谐振腔参数来工作的，寄生参数一掺和，整个节奏就乱了。

核心观点：寄生参数不是「可能」有影响，而是「一定」有影响。区别只在于你能不能提前发现它、控制它。

LLC的谐振频率由Lr和Cr决定，公式很简单：

fr = 1 / (2π √(Lr × Cr))

但问题是，PCB上的走线电感和过孔电容会偷偷改变这个值。我在一个48V输出的项目中遇到过，仿真时谐振频率设定在100kHz，结果样机测出来只有92kHz。查了两天才发现，是变压器绕组之间的寄生电容和PCB走线的杂散电感把谐振腔「拉偏」了。

具体来说，寄生参数怎么影响频率？

走线电感增加Lr：谐振电感Lr本身不大，可能就几微亨。PCB上一条5cm长的走线，寄生电感大约20-30nH。别小看这几十纳亨，它能让谐振频率下降3%-5%。
寄生电容并联Cr：MOSFET的漏源电容、变压器层间电容，都会并联到谐振电容Cr上。Cr变大，频率就往下掉。
高频时更明显：频率越高，寄生参数的影响越显著。500kHz以上的LLC，走线电感稍微大一点，频率偏移能到10%以上。

我的习惯：做仿真时，我会在谐振腔里故意串一个20nH的电感、并一个50pF的电容，模拟最恶劣的PCB寄生情况。如果这样仿真还能稳定工作，那板子基本没问题。

效率降低是寄生参数最直接的后果。你想想看，本来能量应该从输入传到输出，结果一部分被寄生电阻吃掉了，变成了热量。

我归纳了三个主要损耗来源：

铜损（I²R损耗）：PCB走线有电阻，高频下还有趋肤效应。一条10mil宽、1oz铜厚的走线，每厘米电阻约5.5mΩ。如果谐振电流是10A RMS，光这一条线就损耗0.55W。你板子上有多少条这样的线？
磁芯损耗因寄生振荡加剧：寄生电感和电容会形成高频振铃，这些振铃电流流过变压器磁芯，产生额外的磁滞损耗。我在一个300W的LLC项目中测过，寄生振荡带来的额外损耗占了总损耗的8%。
开关损耗被放大：寄生电感会让MOSFET的开关波形出现电压尖峰和振铃，导致硬开关或准硬开关，效率直接掉2-3个百分点。

避坑指南：我曾经有一个项目，仿真效率96%，实测只有91%。查了三天，发现是谐振电感旁边的地平面被挖空了，导致回流路径变长，寄生电感翻了一倍。从那以后，我每次布局都会先画好回流路径。

EMI问题，说白了就是寄生参数把高频噪声放大了。LLC本身是软开关，EMI应该比硬开关好。但寄生参数一上来，情况就变了。

为什么会这样？

寄生电感形成天线：走线电感在几十MHz频段会与寄生电容形成谐振，向外辐射能量。我测过一块板子，在80MHz处有个尖峰，就是一条5cm长的驱动走线惹的祸。
共模电流路径被寄生电容打通：变压器原副边之间的寄生电容，为共模噪声提供了低阻抗路径。高频下，这个电容的阻抗可能只有几欧姆，噪声直接耦合到输出端。
振铃频率进入EMI测试频段：LLC开关节点（半桥中点）的振铃频率通常在30-100MHz，正好落在EMI的传导和辐射测试频段内。振铃幅度每增加10V，EMI余量就减少6dB。

嗯，这里要注意：EMI恶化往往是「牵一发而动全身」。你改了某个走线，可能谐振频率好了，但EMI变差了。这就是为什么我建议在仿真阶段就把寄生参数模型加进去，而不是等板子回来再调。

一句话总结：寄生参数让LLC从「理想软开关」变成了「带瑕疵的软开关」。频率偏移、效率降低、EMI恶化，这三个问题其实是同一个根源——你没把PCB寄生参数当回事。

下面这张图是我自己整理的，帮你理清寄生参数怎么一步步影响LLC性能。你看完应该能明白，为什么我说「寄生参数是LLC设计的隐形天花板」。

这张图你看懂了吗？从左到右，寄生参数通过三条路径影响LLC。我个人习惯在仿真时把这三条路径都建模进去，而不是只盯着谐振频率。你想想看，如果只调频率不管EMI，板子回来照样过不了认证。

一个小技巧：做LLC仿真时，在谐振电感旁边加一个0.5Ω的串联电阻，模拟走线和磁芯的交流损耗。这样仿真出来的效率更接近实测。我试过很多次，误差能控制在2%以内。

好了，这一节的内容就到这里。寄生参数的影响不是吓唬你，而是实实在在的工程问题。下一节我会讲怎么在仿真软件里把这些寄生参数提取出来，到时候你就能自己动手验证了。

公众号:蓝海资料掘金营，微信deep3321