3. 异质外延基础：晶格匹配与失配、临界厚度、应变与弛豫、失配位错的形成机制
大家好，我是老张。今天咱们聊聊异质外延的基础问题。说实话，这章内容是我觉得整个MOCVD工艺里最绕不开的硬骨头。你想想看，两种不同的材料长在一起，凭什么能长好？凭什么又长不好？这里面的门道，我踩过的坑可不少。
3.1 晶格匹配与失配：天生一对还是冤家路窄？
先讲个最基础的概念——晶格常数。每种晶体材料都有自己的晶格常数，说白了就是原子排列的间距。比如GaAs的晶格常数是5.6533 Å，AlAs是5.6605 Å，这两个数值非常接近，所以它们能很好地长在一起。这就是晶格匹配。
但现实往往没那么理想。我记得刚入行那会儿，有个项目要在Si衬底上长GaN。Si的晶格常数是5.4307 Å，GaN是3.189 Å，差了将近40%！这哪是匹配，简直是强行凑合。结果呢？长出来的薄膜全是裂纹，根本没法用。
晶格失配度计算公式：
f = (a_substrate - a_epilayer) / a_substrate × 100%其中a_substrate是衬底晶格常数，a_epilayer是外延层晶格常数。f为正表示外延层受拉伸应变，为负表示受压缩应变。
我个人的习惯是，拿到一个新材料体系，第一件事就是算晶格失配度。如果f小于1%，基本可以放心做同质外延或近匹配异质外延。如果f在1%~5%之间，就得小心了，需要引入缓冲层或者超晶格结构来过渡。如果f超过5%，嗯，那就要做好心理准备了，大概率会出问题。
3.2 临界厚度：能忍多久是个问题
晶格失配带来的应变不是无限能忍的。当外延层厚度超过某个值，应变能就会大到让材料"崩溃"，这个厚度就是临界厚度。
这里有个经典模型——Matthews-Blakeslee模型。它给出了临界厚度hc的表达式：
h_c = (b / (2πf)) × (1 - νcos²θ) / (1 + ν) × ln(h_c / b + 1)看着挺复杂对吧？其实核心思想就一句话：失配度越大，临界厚度越小。我做过一个实验，InGaAs在GaAs上生长，In组分从10%增加到20%，临界厚度直接从几百纳米掉到了几十纳米。你想想看，这工艺窗口有多窄。
实战小技巧：
我曾经在生长InGaAs/GaAs量子阱时，为了得到更高的发光效率，把In组分调到了25%。结果XRD测试发现，阱层厚度才30nm就已经弛豫了。后来我查了文献，发现临界厚度只有25nm左右。从那以后，我每次设计结构都会先算一遍临界厚度，再留个20%的余量。
3.3 应变与弛豫：拉一拉，松一松
应变分为两种：拉伸应变和压缩应变。拉伸应变就是外延层被"拉大"了，压缩应变就是被"压小"了。这两种应变对材料性质的影响完全不同。
| 应变类型 | 对能带的影响 | 对晶体质量的影响 | 典型体系 |
|---|---|---|---|
| 拉伸应变 | 带隙减小，轻空穴带上移 | 容易产生裂纹 | InGaAs/GaAs |
| 压缩应变 | 带隙增大，重空穴带上移 | 容易产生位错 | GaN/AlGaN |
弛豫就是应变释放的过程。当外延层厚度超过临界厚度，应变能会通过两种方式释放：一种是弹性弛豫，就是材料本身变形；另一种是塑性弛豫，就是产生位错。弹性弛豫是可逆的，塑性弛豫是不可逆的。我们做器件最怕的就是塑性弛豫，因为位错一旦产生，器件的性能就大打折扣。
我记得有个项目做GaN基HEMT，缓冲层厚度设计的是2μm。结果做出来的器件漏电流特别大，一分析发现是缓冲层太厚，超过了临界厚度，产生了大量位错。后来我们把缓冲层减到1.5μm，又加了一层AlN插入层来阻挡位错延伸，问题才解决。
3.4 失配位错的形成机制：从原子尺度看问题
失配位错是怎么形成的？说白了就是原子排列乱了。当应变能积累到一定程度，原子会"找捷径"来释放能量，这个捷径就是形成位错。
失配位错的形成过程大致分三步：
- 位错成核：在界面处，由于晶格失配，局部应力集中，原子排列出现缺陷。这些缺陷就是位错的"种子"。
- 位错滑移：成核后的位错在应力作用下沿着滑移面移动。对于闪锌矿结构，滑移面通常是{111}面；对于纤锌矿结构，滑移面通常是{0001}面。
- 位错增殖：一个位错在滑移过程中可能产生多个位错，形成位错网络。这就是为什么一旦弛豫开始，晶体质量会迅速恶化。
注意：
失配位错一旦形成，几乎无法消除。我曾经试过用高温退火来"修复"位错，结果发现位错密度反而增加了。后来才明白，高温下原子迁移率增加，位错更容易滑移和增殖。所以，最好的策略是在生长阶段就避免位错产生，而不是事后补救。
这里我画了一张图，帮大家理解失配位错的形成过程：
从这张图可以看得很清楚，失配位错的形成是一个从"有序"到"无序"的过程。我们做工艺的，就是要尽可能把这个过程往后推，甚至让它不发生。
最后说个我自己的经验。有一次做InP衬底上生长InGaAsP，晶格失配度只有0.3%，按理说问题不大。但实际做出来发现，位错密度还是很高。后来排查了很久，发现是衬底表面有残留的氧化物，导致成核不均匀。所以啊，异质外延不只是看晶格匹配，衬底表面处理同样重要。你想想看，地基都没打好，房子能盖稳吗？
避坑指南：
我曾经在生长AlGaN/GaN异质结时，为了追求高Al组分，把Al含量提到了40%。结果发现二维电子气浓度虽然高了，但迁移率掉得厉害。一分析，原来是失配位错太多，散射严重。后来我学乖了，Al组分控制在30%以下，再配合AlN插入层，效果就好多了。所以，别一味追求高组分，平衡才是王道。
公众号:蓝海资料掘金营，微信deep3321