第4章电流采样与调理

4、电流采样与调理：采样电阻、运放放大、ADC采集、低通滤波设计

做EPS转向电机控制，电流采样是绕不开的一关。说白了，你控制得再好，采回来的电流不准，那全是白搭。我刚开始做EPS项目时，就吃过这个亏——电机转起来嗡嗡响，手感还一顿一顿的，查了半天，最后发现是采样电路上的一个小电容焊错了位置。

嗯，今天咱们就把电流采样这条链路彻底捋清楚。从采样电阻到运放，再到ADC和滤波，每一步都有讲究。

采样电阻，也叫分流电阻（shunt resistor）。它的任务很简单：把电流信号变成电压信号。根据欧姆定律，V = I × R。

但选型时，有几个坑你得注意：

重要提醒：采样电阻的布局也很关键。要尽量靠近电机相线，走线要短而粗，避免引入额外的寄生电感。我在一个项目中遇到过采样波形上叠加了高频振荡，最后发现是走线绕了个大圈，改短后问题消失。

采样电阻上的电压信号通常只有几十毫伏。ADC的参考电压一般是3.3V或5V，直接采的话，分辨率太低了。所以需要运放把信号放大。

运放电路我常用的是差分放大结构。为什么用差分？因为电机相线上的共模电压很高（母线电压的一半），差分结构能有效抑制共模干扰。

一个典型的电路是这样的：

V+ ── R1 ──┤+  ├── R3 ── Vout
            │   │
V- ── R2 ──┤-  │
            └── R4 ── GND

放大倍数由电阻比值决定：Gain = R3 / R1（假设R1=R2，R3=R4）。

举个例子：采样电阻1mΩ，最大电流50A，采样电压50mV。如果ADC参考电压3.3V，放大倍数设为66倍，输出就是3.3V，刚好满量程。

我的习惯：放大倍数不要设得太极限。留10%~20%的余量，防止电流尖峰导致运放饱和。我曾经因为没留余量，电机启动瞬间运放输出直接削顶，电流环失控，电机差点飞车。

ADC选型主要看两个指标：分辨率和采样率。

分辨率：EPS电流环通常需要12位以上。12位ADC在3.3V参考下，LSB是0.8mV。对应到电流，就是0.8mV / (1mΩ × 66) ≈ 0.012A。够用了。
采样率：电流环的带宽一般在1kHz~5kHz。根据奈奎斯特定理，采样率至少是带宽的2倍。我建议至少10kHz以上，实际项目中我常用20kHz~50kHz。

ADC的输入阻抗也要注意。如果运放输出阻抗太高，会拉低ADC的采样精度。我一般会在ADC输入端加一个电压跟随器，或者选输入阻抗高的ADC。

避坑指南：我曾经遇到过ADC采样值跳变严重，查了半天发现是ADC的采样时钟和PWM开关频率产生了拍频干扰。解决办法是把ADC采样触发和PWM同步，或者用硬件平均滤波。

电机控制环境里，噪声无处不在。PWM开关噪声、电机反电动势、逆变器开关尖峰……这些都会耦合到电流采样信号上。

低通滤波的作用就是把这些高频噪声滤掉，只保留有用的电流信号。

滤波器的截止频率怎么定？

我常用的是RC一阶低通滤波。简单、可靠、成本低。计算公式：

f_c = 1 / (2π × R × C)

举个例子：R=1kΩ，C=100nF，截止频率就是1.59kHz。

注意：RC滤波会引入相位延迟。延迟太大会影响电流环的稳定性。我一般把延迟控制在电流环周期的1/10以内。比如电流环周期100μs，延迟不要超过10μs。

如果对滤波效果要求更高，可以用二阶有源滤波器。但成本会高一些，而且需要额外的运放。我个人习惯是：能用一阶解决的，绝不用二阶。

把上面几部分串起来，完整的电流采样链路就是：

每一步都会引入误差。采样电阻的精度、运放的失调电压、ADC的量化误差……这些误差叠加起来，最终决定了电流采样的精度。

我一般会做一次系统标定：用精密电流源输入已知电流，然后读取ADC值，建立电流-ADC值的对应关系。这样可以把大部分系统误差校准掉。

一个小技巧：标定时多取几个点，比如0A、10A、20A、30A、40A、50A。然后做线性拟合。如果发现非线性严重，可能是运放饱和或者采样电阻功率不够了。

下面这张图把电流采样与调理的核心逻辑串起来了。你可以对照着看，每一步的输入输出是什么，关键参数怎么定。

嗯，电流采样这块内容就这些。看起来环节不少，但每个环节都有成熟的设计方法。你只要把关键参数算清楚，留好余量，再注意一下布局和抗干扰，基本不会出大问题。

我在多个EPS项目里都是这么做的，效果很稳定。如果你在实际调试中遇到采样值不准或者波形异常，不妨回头检查一下这链路里的每一个环节——问题往往就出在最不起眼的地方。

公众号:蓝海资料掘金营，微信deep3321