1. 内存功耗基础：DDR/LPDDR功耗模型、动态功耗与静态功耗、功耗计算基础

各位同学，咱们今天聊聊内存功耗。说实话，我在做低功耗芯片设计之前，对内存功耗的理解也就停留在“内存挺费电”这个层面。直到有一次，我负责的一个移动SoC项目，整颗芯片的功耗预算被内存子系统吃掉了将近40%——嗯，从那以后，我再也不敢小看内存功耗了。

1.1 内存功耗到底从哪来？

内存功耗，说白了就是两个大头：动态功耗和静态功耗。你想想看，内存芯片在工作时，既要不停地读写数据（动态），又要保持存储单元不掉电（静态）。这两部分加在一起，就是内存的总功耗。

P_total = P_dynamic + P_static
P_dynamic = C_eff × V² × f
P_static = I_leak × V

我个人习惯把动态功耗叫做“干活功耗”，静态功耗叫做“待机功耗”。干活的时候费电，这好理解；但待机也费电，很多人容易忽略。

1.2 DDR与LPDDR的功耗模型差异

我在项目中遇到过不少工程师，觉得DDR和LPDDR就是“电压低一点、频率低一点”的区别。其实没那么简单。

看到了吗？LPDDR的静态功耗占比更高。为什么会这样？因为LPDDR为了省电，用了更多低阈值电压的晶体管，漏电自然就大了。这是个典型的“两难”问题——想动态省电，静态就费电；想静态省电，动态又费电。

1.3 动态功耗的细节

动态功耗，我习惯拆成三块来看：

• 读写操作功耗：每次读或写，都要驱动数据总线、地址总线、控制信号。总线上的电容负载可不小。
• 刷新功耗：DRAM需要定期刷新，否则数据就丢了。DDR4的刷新周期是64ms，LPDDR4可以做到更长的刷新间隔。
• 激活与预充电功耗：打开一行（activate）和关闭一行（precharge）都需要消耗能量。

1.4 静态功耗的陷阱

静态功耗，说白了就是漏电。我曾经在一个项目中，芯片待机时内存温度升到了85°C，静态功耗直接翻了三倍。为什么？因为漏电和温度是指数关系。

I_leak ∝ T² × exp(-Ea / (k × T))

这个公式看着复杂，你只需要记住：温度每升高10°C，漏电大约翻一倍。所以，散热设计不好，静态功耗就会失控。

1.5 功耗计算基础——手算一个例子

咱们来算一个实际的例子。假设你有一颗LPDDR4，频率1600MHz，电压1.1V，容量4GB，数据位宽32bit。

动态功耗估算：

假设有效电容C_eff = 20nF（包含IO、内部逻辑、总线）
P_dynamic = 0.5 × C_eff × V² × f × 活动因子
          = 0.5 × 20e-9 × (1.1)² × 1.6e9 × 0.3
          ≈ 5.8 mW

注意那个0.3的活动因子。实际项目中，内存不会100%时间都在读写，一般取0.2-0.5。我个人习惯取0.3作为典型值。

静态功耗估算：

查数据手册，LPDDR4在85°C下漏电约50mA
P_static = 50mA × 1.1V = 55 mW

你看，静态功耗55mW，动态功耗才5.8mW。静态占了将近90%！这就是为什么移动设备特别关注LPDDR的深度睡眠模式——把静态功耗压到微瓦级别。

1.6 知识体系总览

下面这张图，是我自己总结的内存功耗知识框架。你把它记在脑子里，后面几章的内容都能对号入座。

嗯，这张图把内存功耗的脉络理清楚了。你从总功耗出发，往下拆成动态和静态，再往下看影响因素。DDR和LPDDR的区别，说白了就是这两块占比不同。

1.7 避坑总结

最后，我把自己踩过的坑总结一下：

• 别只看典型值：数据手册上的功耗值往往是理想情况。实际项目中，温度、电压、访问模式都会让功耗偏离。
• 活动因子别乱猜：我见过有人直接用1.0算动态功耗，结果估算值比实测大了三倍。建议用0.2-0.5，具体看业务场景。
• 静态功耗会“长大”：芯片用久了，漏电会增大。老化效应在先进工艺下尤其明显。
• 别忘了IO功耗：内存接口的IO驱动功耗，有时候比核心功耗还大。特别是DDR5，数据速率高，IO功耗占比上升。

好了，内存功耗的基础就聊到这儿。这些概念虽然基础，但后面讲CMN电源管理协同的时候，你会发现——嗯，原来根子都在这里。

公众号:蓝海资料掘金营，微信deep3321