1、课程导论：CMN与DRAM调度概述、为什么需要联合优化、课程目标与学习路径

1.1 从系统视角看CMN与DRAM

大家好，我是你们这趟课程的主讲人。在芯片行业摸爬滚打了十几年，我见过太多系统因为总线瓶颈或者内存调度不当而“翻车”的案例。今天咱们要聊的CMN（Coherent Mesh Network，一致性网格网络）和DRAM调度，说白了就是现代多核SoC的“大动脉”和“心脏”。

CMN是什么？你可以把它想象成一个超级立交桥。CPU核、GPU、NPU、各种加速器，都通过这个立交桥来交换数据。而DRAM呢，就是系统的主存，是数据的大仓库。立交桥设计得再好，仓库出货效率跟不上，车流照样堵死。反过来，仓库吞吐再高，立交桥匝道设计不合理，数据也送不进去。

我个人习惯把CMN和DRAM调度看作一对“连体婴”。你单独优化任何一个，效果都有限。我在项目中遇到过不少团队，花了大半年调CMN的QoS参数，性能提升不到5%。后来我建议他们看看DRAM侧的调度策略，结果一改，性能直接飙了20%。嗯，这就是联合优化的魅力。

1.2 为什么需要联合优化？

你可能会问：“我分别把CMN和DRAM调到最优不就行了？” 答案是否定的。原因有三：

1. 资源竞争是动态的：多个主设备（比如CPU和GPU）同时访问DRAM时，CMN的仲裁策略会直接影响DRAM的请求队列。如果CMN给了GPU高优先级，但DRAM调度器却按FIFO处理，那高优先级就形同虚设。
2. 延迟隐藏需要配合：DRAM的访问延迟是纳秒级的，而CMN的传输延迟是皮秒级的。两者相差几个数量级。如果CMN不提前预取或者乱序发送，DRAM的带宽利用率会很低。
3. 功耗与性能的跷跷板：我曾经踩过一个坑——为了降低DRAM功耗，把自刷新频率调得很低。结果CMN那边因为等待数据，频繁触发重试，功耗反而更高了。你看，不联合优化，就是拆东墙补西墙。

1.3 课程目标：你将从这里带走什么？

这门课不是纸上谈兵。我希望你学完后，能具备以下能力：

• 看懂CMN的QoS寄存器：知道每个bit是干嘛的，怎么配才能让关键业务流（比如实时视频）不被背景流量干扰。
• 理解DRAM调度器的内部逻辑：从简单的FIFO到复杂的FR-FCFS，再到支持QoS的优先级调度，你都能说出优缺点。
• 动手做联合调优：给你一个实际系统，你能通过调整CMN的QoS参数和DRAM的调度策略，让性能达到最优。
• 避开我踩过的坑：我会把过去十年在服务器、手机、AI芯片项目中遇到的典型问题，毫无保留地分享出来。

1.4 学习路径：怎么学最有效？

我个人建议你按这个顺序来：

1. 先打基础：第2-5章，我会带你快速过一遍CMN和DRAM的核心概念。如果你已经熟悉，可以跳过，但建议快速浏览一下，因为我会讲一些“书上没有”的细节。
2. 再学工具：第6-10章，我们会用实际工具（比如gem5模拟器、DRAMsim3）来观察CMN和DRAM的交互行为。你想想看，光看理论多枯燥，动手跑一下数据，印象才深刻。
3. 然后实战：第11-20章，是联合优化的核心。我们会分析不同场景（比如流媒体、数据库、AI推理）下的优化策略。每个场景我都会给出具体的配置示例。
4. 最后进阶：第21-30章，讨论一些前沿话题，比如CXL协议对CMN的影响、近存计算、存算一体等。这部分适合想深入研究的同学。

1.5 知识体系总览

下面这张图，是我自己画的。它展示了CMN与DRAM调度联合优化的核心逻辑。你可以把它当作整个课程的“地图”。

这张图其实就三句话：应用场景驱动优化需求，联合优化是核心手段，技术基础和工具是支撑。整个课程都会围绕这个框架展开。

1.6 一些心里话

做芯片优化，尤其是这种跨模块的联合优化，最忌讳的就是“只见树木，不见森林”。我见过太多工程师，盯着一个模块的寄存器手册猛看，却忽略了整个系统的数据流。说白了，CMN和DRAM调度联合优化，考验的不是你对某个模块有多精通，而是你能不能把整个系统的“故事”讲通。

嗯，这一章就到这里。记住，我们不是为了优化而优化，而是为了让系统跑得更快、更稳、更省电。接下来的章节，我会带你一步步深入细节。准备好了吗？

---