1. HBM基础与演进：从GDDR到HBM的技术跃迁
各位好，我是老李。今天咱们聊聊HBM——高带宽存储器。说实话，我第一次接触HBM是在做一款AI加速器的时候，那时候被带宽卡得死死的，GDDR5怎么调都上不去。后来换了HBM，整个系统瓶颈一下子就解开了。这种感觉，嗯，就像堵车时突然上了高速。
从GDDR到HBM：为什么非要换赛道？
先说说GDDR。GDDR（Graphics DDR）本来是给显卡用的，带宽确实不低。但有个致命问题——它走的是PCB走线。你想想看，几百根数据线从GPU拉到DDR颗粒，每根线都得等长、阻抗匹配，频率一高信号就歪了。
我做过一个项目，GDDR6跑16Gbps，PCB Layout改了整整八版。每次改完，SI仿真都过不了。最后没办法，降频到14Gbps才稳住。这就是GDDR的物理天花板——你没法在PCB上无限提高频率。
HBM的思路完全不同。它把DRAM die和GPU die堆在一起，中间用硅中介层（Silicon Interposer）连接。说白了，就是把内存"贴"在芯片旁边，走线短到毫米级。这样带宽可以做到TB/s级别，功耗还更低。
核心差异一句话总结：GDDR是"远距离高频通信"，HBM是"近距离并行总线"。一个拼频率，一个拼宽度。
HBM1/2/2E/3/3E标准对比
HBM从2013年推出到现在，经历了五代演进。我整理了一张表，大家一目了然。
| 标准 | 推出年份 | 单Die容量 | 带宽/堆栈 | I/O速率 | 堆叠层数 |
|---|---|---|---|---|---|
| HBM1 | 2013 | 1Gb | 128 GB/s | 1 Gbps | 4层 |
| HBM2 | 2016 | 8Gb | 256 GB/s | 2 Gbps | 4/8层 |
| HBM2E | 2018 | 16Gb | 410 GB/s | 3.2 Gbps | 8/12层 |
| HBM3 | 2020 | 16Gb | 819 GB/s | 6.4 Gbps | 8/12层 |
| HBM3E | 2023 | 24Gb | 1.2 TB/s | 9.2 Gbps | 12/16层 |
看到这个带宽增长了吗？从HBM1的128GB/s到HBM3E的1.2TB/s，十年翻了将近10倍。我当年做HBM2项目时，256GB/s已经觉得"够用一辈子"了。现在回头看，真是天真。
HBM1：开山之作
HBM1是AMD和SK海力士联合搞出来的。4层DRAM堆叠，每层1Gb，总共4Gb容量。带宽128GB/s，用的是1024位宽的总线。
1024位宽什么概念？GDDR5当时是32位。HBM1直接拉了32倍。这就是我说的"用宽度换频率"。频率只有1Gbps，但总线宽到离谱。
个人经验：我第一次看HBM1的spec时，被1024位宽吓到了。后来做仿真才发现，位宽大也有烦恼——TSV（硅通孔）的寄生电容很难控制。我建议新手做HBM接口时，先花时间把TSV模型跑透，不然后面SI问题会让你头疼。
HBM2与HBM2E：容量翻倍，带宽翻倍
HBM2把单Die容量从1Gb提到了8Gb，带宽翻到256GB/s。最关键的是，它支持了8层堆叠。这意味着单颗HBM2可以做到8GB容量（8层×8Gb）。
HBM2E是HBM2的"加量版"。单Die容量提到16Gb，带宽冲到410GB/s。我做过一个HBM2E的项目，当时选型时纠结了很久——到底用HBM2还是HBM2E？
我的建议是：如果带宽需求在300GB/s以下，HBM2性价比更高。超过400GB/s，直接上HBM2E。中间那一段其实很尴尬，HBM2跑不满，HBM2E又有点浪费。
HBM3与HBM3E：进入TB/s时代
HBM3是个大跨越。带宽直接翻到819GB/s，I/O速率6.4Gbps。它引入了PAM4编码，信号质量更好。还加了ECC纠错，可靠性提升不少。
HBM3E更是猛。单Die容量24Gb，带宽1.2TB/s。16层堆叠，单颗容量可以做到48GB。说实话，我第一次看到这个数字时，以为spec写错了。
避坑指南：我曾经在HBM3项目中踩过一个坑——PAM4的接收端均衡参数没调好，导致误码率偏高。后来花了三周才找到问题。记住，HBM3的PAM4对PCB走线损耗非常敏感，建议在仿真阶段就把通道损耗控制在-15dB以内。
HBM4展望：下一步往哪走？
HBM4预计2025-2026年推出。目前已知的信息是：
- 带宽目标：2 TB/s以上，可能到2.4 TB/s
- I/O速率：10-12 Gbps
- 堆叠层数：16层起步，可能到20层
- 接口变化：可能会引入新的PHY架构
我个人觉得，HBM4最大的挑战不是带宽，而是散热。16层甚至20层堆叠，中间层的热量怎么导出来？目前看混合键合（Hybrid Bonding）是方向，但良率还是个问题。
另外，HBM4的接口协议可能会大改。现在的HBM接口是1024位宽，到了HBM4，位宽可能翻到2048甚至4096。这对CMN-HNI接口设计是个巨大挑战——你想想看，几千根线要同步，时钟树怎么走？
知识体系总览
下面这张图是我画的HBM演进路线图，从GDDR到HBM4，核心指标一目了然。
这张图里，红色虚线是带宽增长曲线。你看这个斜率，越来越陡。HBM1到HBM2用了3年，带宽翻倍。HBM3到HBM3E只用了3年，带宽涨了50%。到了HBM4，我估计2TB/s只是起步价。
小结
HBM的演进说白了就三个字：更高、更宽、更厚。更高是频率，更宽是位宽，更厚是堆叠层数。这三个维度同时发力，才撑起了今天AI芯片对带宽的疯狂需求。
下一节我们会深入HBM的物理层设计，重点讲TSV和Micro-bump的布局技巧。嗯，那部分才是真正烧脑的地方。
公众号:蓝海资料掘金营，微信deep3321