01
异构集成概述
什么是异构集成？为什么需要CPU+GPU+AI加速器异构？技术挑战与机遇。
基础概念
02
CPU微架构基础
流水线、分支预测、缓存层次结构、乱序执行。
微架构CPU
03
GPU架构基础
SIMT执行模型、线程束调度、共享内存与全局内存。
GPU并行
04
AI加速器架构基础
脉动阵列、数据流架构、稀疏计算支持。
AI脉动阵列
05
片上互连技术
NoC（片上网络）、总线协议（AXI/CHI）、一致性协议。
互连NoC
06
2.5D/3D封装技术
硅中介层、TSV（硅通孔）、微凸点、混合键合。
封装3D
07
异构存储系统
HBM（高带宽内存）、LLC共享、NUMA感知。
存储HBM
08
功耗与热管理
动态电压频率调整、热仿真、功耗墙分析。
功耗热
09
芯片级安全
隔离执行环境、侧信道攻击防护、安全启动。
安全隔离
10
设计流程与工具
RTL设计、综合、布局布线、时序收敛。
EDA流程
11
验证方法论
UVM验证、形式化验证、硬件加速仿真。
验证UVM
12
物理设计挑战
多芯片同步、时钟树综合、信号完整性。
物理时钟
13
测试与可测性设计
扫描链、BIST、边界扫描。
测试DFT
14
软件栈与编程模型
CUDA、OpenCL、SYCL、OneAPI。
软件编程
15
AI框架适配
TensorFlow/PyTorch后端、算子融合、图优化。
AI框架优化
16
异构调度器设计
任务划分、负载均衡、优先级管理。
调度异构
17
内存一致性模型
弱一致性、释放一致性、自定义协议。
内存一致性
18
虚拟化与资源隔离
GPU虚拟化、AI加速器分区、QoS保证。
虚拟化隔离
19
容错与可靠性
ECC纠错、冗余设计、老化预测。
容错可靠性
20
性能建模与仿真
gem5、GPGPU-Sim、Timeloop。
仿真建模
21
基准测试与评估
SPEC、MLPerf、Rodinia。
基准评估
22
先进封装技术
FOWLP、InFO、CoWoS、EMIB。
封装先进
23
光互连技术
硅光子、片上激光器、光收发器。
光互连硅光
24
存算一体架构
近存计算、存内计算、模拟计算。
存算近存
25
量子计算与异构
量子加速器接口、混合经典量子系统。
量子混合
26
神经形态计算
脉冲神经网络、突触权重更新、事件驱动。
神经形态SNN
27
可重构计算
FPGA overlay、粗粒度可重构阵列。
可重构FPGA
28
芯片间通信协议
CXL、CCIX、OpenCAPI。
协议CXL
29
供应链与制造
先进制程、良率管理、晶圆堆叠。
制造供应链
30
未来趋势
小芯片生态、异构集成标准化、AI驱动设计自动化。
趋势小芯片