第1章芯片设计概述与Synopsys生态

一、芯片设计概述与Synopsys生态

各位同学好，我是老李。干了十五年数字芯片后端，从0.18微米一路做到现在的5纳米，踩过的坑比走过的路还多。今天咱们聊聊芯片设计全流程，以及Synopsys这套工具链到底怎么用。

说实话，很多新人一上来就盯着工具学，这个命令怎么敲，那个脚本怎么写。但我个人习惯，先搞清楚整个流程长什么样，再下手。你想想看，盖房子总得先看图纸吧？

数字芯片设计，说白了就是把一段硬件描述语言（比如Verilog）写的代码，变成一堆晶体管和连线，最后做成一颗能跑的芯片。这个流程大致分两段：前端和后端。

前端设计（逻辑设计）：

后端设计（物理设计）：

我在项目中遇到过不少新人，前端做完就以为完事了，结果后端一跑，时序收敛不了，面积超标，功耗爆炸。嗯，这里要记住：前端设计必须考虑后端可实现性，否则就是纸上谈兵。

Synopsys这套工具链，可以说是数字芯片设计的"瑞士军刀"。我用了十五年，从DC到ICC2，从VCS到PrimeTime，每个工具都有它的脾气。

你可能会问，这么多工具，先学哪个？我建议先从DC和VCS入手。为什么？因为这两个工具决定了你的设计能不能"跑起来"和"对不对"。

个人经验：我刚开始用DC的时候，总觉得综合就是敲个命令的事。直到有一次，一个简单的加法器综合出来面积大了三倍，查了半天才发现是约束没写对。从那以后，我每次综合前都会仔细检查SDC约束文件。

光说不练假把式。这门课咱们要动手做一个真正的芯片——一个简单的RISC-V核心。

为什么选RISC-V？说白了，它开源、指令集精简、生态成熟。你想想看，一个五级流水线的RISC-V核心，从RTL写到后端实现，整个流程走下来，你对芯片设计的理解绝对上一个大台阶。

咱们这个项目的规格是这样的：

这个项目会贯穿整个课程。从第一章到第三十章，咱们一步步把它做出来。你不用担心基础，我会带着你从零开始。

注意：RISC-V核心虽然简单，但五脏俱全。你会在里面遇到冒险、冲突、时序收敛等各种真实问题。这些问题，我在实际项目中都遇到过。比如有一次，一个分支预测逻辑没处理好，导致整个芯片的时序路径长了30%。嗯，这种坑，咱们在课程里一个一个填。

市面上EDA工具不少，Cadence、Mentor都有。但我个人习惯用Synopsys，原因有三：

我记得刚入行那会儿，公司用的是混合工具链——前端用Synopsys，后端用Cadence。结果每次数据交接都要折腾半天，格式不兼容，脚本要重写。后来全切到Synopsys，效率提升了一大截。

这门课一共30章，我把它分成四个阶段：

你跟着这个路线走，从零开始，到最后能独立完成一个芯片的后端实现。我不敢说你能成为专家，但至少能上手干活。

学习建议：每章学完，一定要动手做。光看不练，等于白学。我在课程里准备了完整的RTL代码、脚本和测试用例，你照着做一遍，遇到问题再回头看视频，效果最好。

好了，第一章就到这里。下一章咱们开始装工具，配置环境。记住，芯片设计没有捷径，但跟着有经验的人走，能少走很多弯路。

咱们下章见。

公众号:蓝海资料掘金营，微信deep3321