第三章 差分阻抗控制：特性阻抗与差分阻抗的关系
各位工程师朋友，今天我们来聊聊差分信号布线中最核心的一个话题——阻抗控制。说实话，很多新手甚至一些有几年经验的工程师，对特性阻抗和差分阻抗的关系都搞不太清楚。我在项目中就遇到过好几次，明明单端阻抗算对了，差分阻抗却跑偏了，结果高速信号眼图一塌糊涂。
3.1 特性阻抗与差分阻抗的本质区别
先说说特性阻抗。它指的是单根传输线在均匀介质中，对高频信号的阻抗特性。我们常说的50Ω、75Ω，指的就是这个。差分阻抗呢？它是两根线一起工作时，对差分信号的阻抗。说白了，差分阻抗是两根线特性阻抗的组合结果。
这里有个关键公式，我建议你记下来：
Zdiff = 2 × Z0 × (1 - k)
其中：
Zdiff = 差分阻抗
Z0 = 单端特性阻抗
k = 耦合系数（0到1之间）嗯，这个公式告诉我们什么？当两根线离得很远时，k接近0，差分阻抗约等于2倍单端阻抗。当两根线靠得很近时，k变大，差分阻抗就变小了。我在一个10Gbps的项目中，就因为没算好这个耦合系数，导致差分阻抗只有85Ω，目标可是100Ω啊。
重要概念：差分阻抗不是简单的2倍单端阻抗。它受耦合程度影响很大。你想想看，如果两根线完全独立，那差分阻抗就是2×Z0。但实际布线中，两根线总有耦合，所以差分阻抗总是小于2×Z0。
3.2 影响阻抗的三个关键因素
影响阻抗的因素，说白了就三个：线宽、线距、介质厚度。我一个个说。
3.2.1 线宽的影响
线宽越宽，特性阻抗越低。这个好理解吧？导线越粗，对信号的阻碍越小。但要注意，线宽对差分阻抗的影响不是线性的。我做过一个实验：线宽从4mil增加到6mil，单端阻抗降了约8Ω，但差分阻抗只降了约5Ω。为什么？因为差分阻抗还受耦合影响。
3.2.2 线距的影响
线距是控制差分阻抗最敏感的参数。线距越小，耦合越强，差分阻抗越低。反过来，线距越大，耦合越弱，差分阻抗越接近2倍单端阻抗。
我个人习惯，在100Ω差分对中，线距通常取线宽的1.5到2倍。比如线宽5mil，线距就取8-10mil。当然，这要看具体的叠层结构。
经验之谈：我曾经在一个项目中，为了追求高密度布线，把线距压到了3mil。结果差分阻抗只有85Ω，眼图完全闭合。后来把线距放宽到8mil，阻抗回到100Ω，问题解决。所以，别为了省空间牺牲阻抗控制。
3.2.3 介质厚度的影响
介质厚度，也就是信号层到参考层的距离。这个参数对阻抗影响最大。介质越厚，阻抗越高。介质越薄，阻抗越低。为什么？因为信号的回流路径变远了，等效电感变大，阻抗就高了。
这里有个经验值：在FR4材料中，介质厚度每增加1mil，特性阻抗大约增加2-3Ω。当然，这只是一个粗略估算，具体要用场求解器算。
| 参数 | 变化方向 | 对Z0的影响 | 对Zdiff的影响 |
|---|---|---|---|
| 线宽 | 增加 | 降低 | 降低（幅度较小） |
| 线距 | 增加 | 不变 | 增加 |
| 介质厚度 | 增加 | 增加 | 增加 |
3.3 叠层设计对差分阻抗的影响
叠层设计，说白了就是决定信号走哪一层、参考层在哪。这个对差分阻抗影响很大。我见过太多人，叠层没设计好，后面怎么调线宽线距都救不回来。
3.3.1 对称叠层 vs 非对称叠层
对称叠层，就是信号层上下都有参考层。这种结构阻抗控制最稳定。非对称叠层，信号层只有一侧有参考层。这种结构阻抗控制难度大，而且容易受邻近层干扰。
我个人建议，高速差分信号尽量走对称叠层。比如在8层板中，把差分对走在第3层和第6层，上下都有完整的地平面。我在一个25Gbps的项目中，就因为用了非对称叠层，差分阻抗波动达到了±10%，后来改成对称叠层，波动降到了±3%。
注意：非对称叠层中，差分阻抗的计算公式要修正。不能直接用对称叠层的公式。我曾经吃过这个亏，算出来的阻抗和实际测试差了15%。后来用2D场求解器重新算，才找到正确的参数。
3.3.2 参考层的完整性
参考层必须完整，不能有分割。你想想看，如果差分对下面有个缝隙，回流路径就断了，阻抗会突变。我在一个项目中，差分对下面正好有个电源分割，结果阻抗从100Ω跳到了130Ω，信号反射严重。
所以，布线前一定要检查参考层。如果必须跨分割，那就加缝合电容，或者换层走线。
3.3.3 介质材料的选择
不同材料的介电常数不同，对阻抗影响很大。FR4的介电常数一般在4.2-4.5之间，但高频下会变化。罗杰斯材料更稳定，但成本高。
我建议，10Gbps以下的信号用FR4就够了。10Gbps以上，最好用低损耗材料。嗯，这里要注意，材料供应商给的介电常数通常是1MHz下的值，高频下会降低。所以计算阻抗时，要用实际工作频率下的介电常数。
3.4 实际设计中的阻抗控制策略
说了这么多理论，来点实际的。我在设计差分阻抗时，一般按以下步骤来：
- 确定目标阻抗：通常100Ω或90Ω，看接口标准。
- 选择叠层结构：优先对称叠层，确定介质厚度。
- 初步计算线宽线距：用公式或经验值估算。
- 场求解器仿真：用Allegro的SigXplorer或Polar工具精确计算。
- 调整参数：根据仿真结果微调线宽线距。
- 实际测试验证：板子回来后用TDR测试阻抗。
我记得有一次，仿真结果和测试结果差了5Ω。查了半天，发现是PCB厂家的蚀刻工艺导致线宽比设计值小了0.5mil。后来我跟厂家确认了蚀刻补偿值，问题就解决了。所以，一定要跟PCB厂家沟通好工艺参数。
核心总结：差分阻抗控制，说白了就是平衡线宽、线距、介质厚度三个参数。叠层设计是基础，线宽线距是手段，仿真验证是保障。别偷懒，每一步都要做到位。
好了，这一章的内容就到这里。下一章我们讲差分对的等长布线技巧，到时候我会分享一些实际项目中的走线经验。记住，阻抗控制是高速设计的基础，基础不牢，地动山摇。