3、电气约束基础：电气约束的概念、电气约束的类型、电气约束的优先级

各位工程师朋友，咱们今天聊聊电气约束。说实话，很多刚接触Allegro的朋友，一打开约束管理器就头大——密密麻麻的选项，不知道从哪下手。我当年也一样，第一次看到那界面，心里直犯嘀咕：这玩意儿到底管啥的？

其实说白了，电气约束就是给PCB上的信号“立规矩”。你想想看，一块板子上几十上百个网络，有的要跑高速，有的只是控制信号，有的电源要过大电流。如果没有规矩，信号之间互相串扰、时序对不上、阻抗不匹配，那板子做出来就是废的。

嗯，咱们今天就把电气约束这个概念掰开揉碎了讲清楚。

3.1 什么是电气约束？

电气约束，简单讲就是“信号的行为规范”。它告诉EDA工具：这个信号应该长什么样，不能长什么样。

举个例子。DDR3的数据线，要求等长控制在±50mil以内，差分对之间要求100Ω阻抗。这些要求就是电气约束。Allegro的约束管理器就是用来定义、管理、检查这些要求的工具。

我在项目中遇到过一件事。有个同事画了一块高速板，原理图没问题，布局也还行，但就是没设电气约束。结果板子回来，DDR跑不到标称频率，一测才发现数据线长度差了一百多mil。你说冤不冤？

所以，电气约束不是可有可无的装饰品，它是保证信号完整性的基石。

3.2 电气约束的类型

Allegro的电气约束，我习惯把它分成三大类。咱们一个一个说。

3.2.1 信号完整性约束

这类约束管的是信号“好不好”。包括：

• 阻抗约束：单端50Ω、差分100Ω这些。我记得第一次做USB 3.0时，差分阻抗设成了90Ω，结果眼图怎么都过不了。后来查资料才发现USB 3.0要求90Ω差分阻抗，不是100Ω。嗯，这个坑我踩过。
• 拓扑约束：信号走线的结构，比如点对点、菊花链、星形。DDR的地址线一般用T型拓扑，数据线用点对点。选错了拓扑，时序就乱套。
• 串扰约束：相邻走线之间的干扰。说白了就是两条线离太近，一条跳变会影响到另一条。我建议3W原则起步——线间距是线宽的三倍。

3.2.2 时序约束

这类约束管的是信号“快不快”、“准不准”。

• 等长约束：一组信号线的长度差要控制在某个范围内。DDR的DQ组，一般要求±50mil以内。我做过一个项目，客户要求±20mil，那真是走线走到手抽筋。
• 延迟约束：信号从发送端到接收端的时间。这个在高速设计中特别重要。你想想看，时钟信号和数据信号到达时间不一样，那数据就采错了。
• 相位约束：差分对内部两根线的长度差。一般要求5mil以内。这个我建议设严一点，差分信号靠的就是两根线的相位差来传信息，差太多就变成共模信号了。

3.2.3 电源完整性约束

这类约束管的是电源“稳不稳”。

• 电流密度约束：走线能过多少电流。我见过有人用10mil线走3A电流，结果板子一上电，线直接烧断了。铜箔宽度和电流的关系，这个一定要算清楚。
• 电压降约束：从电源入口到负载的电压损失。一般要求不超过3%。说白了就是线不能太长、不能太细。
• 去耦电容约束：电容的放置位置和数量。这个我习惯在约束管理器里设好规则，让工具帮我检查。

3.3 电气约束的优先级

这个问题很关键。约束设多了，难免有冲突。比如等长约束要求走线绕来绕去，但串扰约束要求线间距要大。这时候听谁的？

Allegro的约束管理器里，优先级是这样排的：

优先级	约束类型	说明
1（最高）	物理约束	线宽、线距、过孔规则
2	电气约束	阻抗、等长、延迟
3	间距约束	线与线、线与孔的最小距离
4（最低）	区域约束	特定区域的特殊规则

为什么会这样？你想想看，物理约束是“能不能做出来”的问题。线宽设成2mil，板厂做不出来，那后面的电气约束再完美也没用。所以物理约束优先级最高。

电气约束排第二。它管的是“信号好不好”。间距约束排第三，它管的是“会不会短路”。区域约束排最后，它是对特定区域的特殊要求。

还有个细节要注意。同类型的约束，更具体的规则优先级更高。比如你给整个板子设了5mil线宽，但给某个网络单独设了8mil，那这个网络就按8mil走。这个逻辑很合理——特殊需求特殊处理嘛。

3.4 实际应用中的建议

说了这么多理论，咱们聊聊实际怎么用。

1. 先全局后局部：我习惯先把板子的通用规则设好，比如默认线宽、默认间距。然后再针对高速信号、电源信号设特殊规则。
2. 优先级要心里有数：设约束的时候，想清楚哪个要求更重要。DDR的等长比串扰重要，电源的电流密度比阻抗重要。别搞反了。
3. 用DRC验证：约束设完了，跑一遍DRC。Allegro会告诉你哪些地方违反了规则。我每次改完约束，必跑DRC，这个习惯救了我好几次。

好了，电气约束的基础就讲到这里。下一节咱们聊具体的约束设置方法，到时候我会拿一个实际项目来演示。各位先把今天的内容消化一下，有什么问题随时问我。