📘
串扰分析与信号优化实战
⚡
🎯
Cadence Sigrity · 30章完整版
01
串扰基础
概念与耦合模型
近端串扰NEXT · 远端串扰FEXT · 容性/感性耦合
02
工具概览
Sigrity 产品家族
PowerSI · SystemSI · 仿真流程总览
03
叠层材料
PCB叠层与损耗
介电常数 · 损耗角正切 · 铜箔粗糙度
04
端口激励
单端/差分与阻抗
阶跃/脉冲/正弦波 · 端口匹配
05
S参数基础
矩阵与提取
单端/混合模式S参数 · 仿真设置
06
TDR/TDT
时域反射与串扰
阻抗不连续 · TDT串扰分析
07
耦合线建模
微带/带状线
奇模/偶模阻抗 · 耦合系数提取
08
串扰仿真设置
PowerSI流程
受害线/攻击线 · 频率范围选择
09
近端串扰NEXT
波形与关键因素
NEXT频域特性 · 影响因素
10
远端串扰FEXT
波形与长度关系
FEXT关键因素 · 传输线长度影响
11
差分信号串扰
共模/差模转换
对内串扰 · 对间串扰 · 模式转换
12
抑制·间距
3W原则与优化
线间距影响 · 高密度布线间距优化
13
抑制·屏蔽
地线屏蔽与地孔
屏蔽原理 · 屏蔽效率评估
14
抑制·叠层
参考平面与层间耦合
带状线 vs 微带线 · 叠层控制
15
抑制·端接
串联/并联端接
端接改善串扰 · 电阻选型
16
抑制·布线
45°布线/过孔区域
差分等长等宽 · 过孔串扰控制
17
多网络串扰
叠加与最坏情况
多攻击线 · 统计分析方法
18
串扰与时序
抖动/建立保持时间
眼图退化 · 时序违例分析
19
串扰与幅度
电压噪声/误码率
噪声容限 · BER关联
20
SystemSI仿真
IBIS模型调用
通道仿真 · 串扰流程
21
后处理与报告
波形测量/S参数
标记 · 报告生成
22
实战案例1
DDR4/DDR5总线
数据/地址串扰 · 时序裕量提升
23
实战案例2
PCIe Gen4/Gen5
差分对串扰 · 插损/回损平衡
24
实战案例3
MIPI D/C-PHY
时钟/数据串扰 · 共模噪声抑制
25
实战案例4
以太网1000BASE-T
多对差分串扰 · NEXT消除
26
串扰与EMI
共模辐射/协同
EMI仿真 · 屏蔽对EMI改善
27
串扰与PI
电源噪声耦合
PDN阻抗影响 · 协同仿真
28
自动化分析
Sigrity脚本
批量仿真 · 结果自动提取
29
设计规则提取
线间距/DRC
规则生成 · 规则检查集成
30
总结与进阶
知识体系回顾
常见误区 · 学习路径推荐