3、叠层与材料设置：PCB叠层结构定义、介电常数与损耗角正切设置、铜箔粗糙度模型

好，咱们进入第三章。叠层和材料设置，这玩意儿看着基础，但说真的，我见过太多项目后期出问题，追根溯源都是这步没做好。你想想看，信号在PCB里跑，就像车在高速上开。路铺得平不平（叠层结构）、路面摩擦系数对不对（介电常数）、路面有没有坑洼（铜箔粗糙度），直接决定了你的信号能不能「飙」起来。

3.1 PCB叠层结构定义——打好地基

叠层结构，说白了就是决定你的信号走哪一层，参考层在哪。我个人习惯，在Sigrity里做叠层定义时，第一件事不是填参数，而是先想清楚「我要几层板？信号层和地平面怎么搭配？」

我在项目中遇到过最典型的坑：一个高速DDR3设计，工程师为了省成本，把两层信号层之间的参考层间距拉得很大。结果呢？串扰大到离谱，眼图根本睁不开。后来我帮他重新规划叠层，把信号层紧贴地平面，问题立马解决。

在Sigrity中定义叠层，主要关注这几个参数：

• 层数：根据信号密度和速率决定。一般高速信号层需要紧邻完整参考平面。
• 介质厚度：直接影响阻抗和串扰。越薄，耦合越强，但阻抗越低。
• 铜厚：标准1oz（35μm）或0.5oz（17.5μm），高频时建议用薄铜以减少趋肤效应影响。
• 阻焊层：别小看它，高频时阻焊的介电常数会影响微带线阻抗。

3.2 介电常数与损耗角正切设置——别被板材参数骗了

介电常数（Dk）和损耗角正切（Df），这两个参数是材料特性的核心。但我要提醒你：板材厂商给的Dk值，往往是在1GHz下测的。你实际工作在5GHz、10GHz时，Dk会变化。

为什么会这样？因为材料的介电常数是频率的函数。FR4在低频时Dk约4.5，到了10GHz可能降到4.2左右。我建议你在Sigrity里设置时，尽量用宽频模型，或者至少查一下厂商提供的频率-介电常数曲线。

损耗角正切Df，这个参数决定了信号的介质损耗。FR4的Df一般在0.02左右，高频板材如Rogers 4350B能做到0.0037。嗯，这里要注意：Df越大，信号衰减越严重。如果你做的是10Gbps以上的设计，FR4基本可以放弃了。

材料类型	典型Dk (1GHz)	典型Df (1GHz)	适用场景
FR4 (标准)	4.5	0.02	低速数字、低频模拟
FR4 (低损耗)	4.2	0.01	1-5Gbps 数字
Rogers 4350B	3.48	0.0037	10Gbps+ 高速数字、射频
Megtron 6	3.6	0.002	25Gbps+ 超高速数字

3.3 铜箔粗糙度模型——被忽视的杀手

铜箔粗糙度，这玩意儿我以前也经常忽略。直到有一次做25Gbps的SerDes仿真，实测损耗比仿真大了30%。查了半天，最后发现是铜箔粗糙度模型没设对。

铜箔表面不是光滑的，它像山峰一样有起伏。这个粗糙度会导致导体损耗增加，尤其是在高频时。因为趋肤效应，电流集中在铜箔表面，粗糙的表面相当于增加了电流路径长度，等效电阻变大。

在Sigrity里，常用的粗糙度模型有：

• Hammerstad模型：经典模型，适用于较低频率，计算简单。
• Huray模型：更精确，考虑了铜箔表面的「雪球」结构，适合高频。
• Gradient模型：基于实际测量数据的拟合模型，最准确但需要厂商提供数据。

我个人习惯，对于10Gbps以上的设计，必须使用Huray模型。你需要设置两个参数：

• RMS粗糙度（Rq）：标准铜箔约0.5-1.0μm，低粗糙度铜箔可做到0.3μm以下。
• 雪球半径（a）：典型值0.5-1.0μm，取决于铜箔处理工艺。

在Sigrity中设置粗糙度的步骤：

1. 打开叠层编辑器（Stackup Editor）
2. 选择需要设置粗糙度的铜箔层
3. 在「Surface Roughness」选项卡中
4. 模型类型选「Huray」
5. 输入Rq和a值（向板厂要数据，或使用经验值）
6. 点击Apply，然后重新仿真

最后说一句：叠层和材料设置，看似是体力活，其实是整个仿真流程的基石。你花30分钟把这步做扎实了，后面能省下3天的时间去排查问题。我见过太多工程师急着跑仿真，叠层参数随便填，结果仿真结果和实测对不上，又回头来查材料参数，得不偿失。

嗯，这一章就到这。下一章咱们聊耦合与串扰机制，我会用实际案例告诉你，为什么两条线走在一起，信号会「串门」。