4. 创建第一个项目：新建项目、设置叠层、导入PCB文件
好，咱们正式开始动手了。
这一章，我带你走一遍HyperLynx项目的完整创建流程。说白了，就是三步：新建项目、设置叠层、导入PCB文件。这三步走顺了，后面的仿真才能跑起来。
4.1 新建项目——别小看这一步
打开HyperLynx，你会看到一个启动界面。我个人习惯直接点 File → New Project。
弹出一个对话框，让你填项目名称和保存路径。这里我提个醒：
- 项目名别用中文。有些版本对中文路径支持不好，容易出乱码。
- 路径别太深。我曾经把项目放在“桌面/项目/2024/信号完整性/...”这种五层目录下，结果后面导入文件时路径太长报错了。嗯，血的教训。
填好后点OK，项目就建好了。你会看到左侧多了一个项目树，里面空空的，就等着咱们往里塞东西。
小技巧： 我习惯在项目文件夹里再建几个子文件夹，比如
PCB、仿真结果、报告。这样后面文件多了不会乱。
4.2 设置叠层——这是仿真的地基
叠层设置，说白了就是告诉HyperLynx你的PCB长什么样。层数、厚度、材料、介电常数……这些参数直接影响仿真精度。
在项目树上右键，选择 Stackup Editor。你会看到一个表格，像这样：
| 层名 | 类型 | 厚度 (mm) | 介电常数 (Er) | 损耗因子 (TanD) |
|---|---|---|---|---|
| TOP | Signal | 0.035 | - | - |
| Dielectric1 | Dielectric | 0.2 | 4.2 | 0.02 |
| GND | Plane | 0.035 | - | - |
| Dielectric2 | Dielectric | 0.2 | 4.2 | 0.02 |
| BOTTOM | Signal | 0.035 | - | - |
这里要注意几点：
- 介电常数别乱填。FR4一般在4.2~4.5之间，高频材料可能低到3.5。我见过有人把FR4填成4.8，结果仿真出来的阻抗差了10欧姆。
- 铜厚要准确。1oz铜是0.035mm，2oz是0.07mm。别搞混了。
- 损耗因子。低频仿真可以忽略，但如果你做高速信号（比如DDR、SerDes），这个值很关键。
注意： 叠层参数最好从PCB板厂要。每个厂家的材料批次不一样，参数会有差异。我曾经吃过这个亏——仿真结果和实测对不上，最后发现是板厂换了材料没通知我。
4.3 导入PCB文件——让仿真活起来
叠层设好了，接下来就是把PCB文件导进来。HyperLynx支持多种格式，最常用的是 .hyp 和 .brd。
操作很简单：
- 在项目树上右键，选择 Import → PCB Layout。
- 找到你的PCB文件，选中它。
- 点确定，等几秒钟。
导入成功后，你会看到PCB的图形显示在界面上。这时候别急着跑仿真，先检查几件事：
- 叠层对不对？导入后HyperLynx会自动读取PCB里的叠层信息，但有时候会读错。我建议你手动核对一遍。
- 网络有没有丢失？有些特殊网络（比如电源网络）可能没导进来。在项目树里展开 Nets 看看。
- 元件封装对不对？如果封装不对，后面提取模型时会报错。
核心要点： 导入PCB文件后，先花5分钟检查，别急着跑仿真。这一步省下来的时间，后面会加倍还给你。
4.4 一个小案例——从零到一跑通流程
光说不练假把式。我带你走一个实际案例。
假设你有一个4层板的PCB，层叠是：TOP → GND → POWER → BOTTOM。你想仿真一条时钟线的信号质量。
步骤是这样的：
- 新建项目，命名为
Clock_SI_Analysis。 - 设置叠层，把4层的厚度、介电常数填进去。
- 导入PCB文件，找到你的
.brd文件。 - 检查叠层和网络，确认无误。
你看，是不是很简单？
嗯，这里要注意一点：如果你的PCB文件很大（比如几千个网络），导入时间可能会比较长。别急，去喝杯咖啡，回来就好了。
4.5 常见问题与避坑
我总结几个新手容易踩的坑：
- 导入失败：检查文件路径有没有中文，或者文件是不是被其他程序占用了。
- 叠层对不上：有些PCB设计工具导出的文件，叠层信息不完整。这时候需要手动补全。
- 网络丢失：特别是电源网络，HyperLynx有时候会把它当成普通网络处理。我建议你手动添加电源网络。
我的习惯： 每次导入PCB后，我都会先跑一个简单的阻抗检查。如果阻抗值跟设计值差太多，那肯定是叠层或者导入有问题。早发现早解决。
好了，这一章的内容就这些。你跟着操作一遍，应该就能把项目建起来了。下一章咱们聊聊如何选择要仿真的网络，以及怎么设置仿真参数。