3、PCB叠层设计：叠层结构对PI的影响、介质材料选择、铜厚与间距规划

各位工程师朋友，咱们今天聊聊叠层设计。说实话，很多刚入行的朋友觉得叠层就是“把板子压在一起”，没什么技术含量。但我要告诉你，叠层设计的好坏，直接决定了你的电源完整性能不能过关。

我自己就吃过这个亏。几年前做一款高速数字板，叠层没仔细规划，结果电源纹波大得离谱，整板都在抖。后来一查，问题就出在叠层结构上。从那以后，我对叠层设计再也不敢马虎了。

3.1 叠层结构对PI的影响

叠层结构怎么影响PI？说白了，就是电源和地平面的距离、位置、以及它们之间的耦合关系。

你想想看，电源和地平面之间其实就是一个巨大的平板电容。这个电容越大，对高频噪声的抑制能力就越强。那怎么增大这个电容？两个办法：一是拉近电源和地平面的距离，二是增大它们的面积。

核心原则：

• 电源层和地层要紧密耦合：间距越小，电容越大，阻抗越低。我建议控制在3-5mil以内。
• 关键信号层要靠近参考平面：高速信号的回流路径越短，EMI越小。
• 对称结构：叠层要尽量对称，防止板子翘曲。

我见过一个项目，工程师把电源和地层间距做到了10mil，结果PDN阻抗在1GHz附近飙到了10欧姆以上。后来改成4mil，阻抗直接降到了2欧姆以下。效果就是这么明显。

3.2 介质材料选择

介质材料的选择，很多人不重视。觉得FR4够用了。但我要说，高频下FR4的损耗会让你头疼。

常见的介质材料有这些：

材料类型	介电常数（Dk）	损耗因子（Df）	适用频率	成本
FR4（普通）	4.2-4.5	0.02	<1GHz	低
FR4（低损耗）	4.0-4.2	0.01	<3GHz	中
Rogers 4350B	3.48	0.0037	<10GHz	高
Megtron 6	3.6	0.002	<20GHz	很高
PTFE（特氟龙）	2.2	0.0009	>20GHz	极高

选材建议：

• 普通数字电路（<1GHz）：FR4完全够用，别浪费钱。
• 高速数字（1-5GHz）：建议用低损耗FR4或Rogers混压。
• 射频/微波（>5GHz）：必须用Rogers或PTFE。

3.3 铜厚与间距规划

铜厚和间距，这两个参数直接影响电流承载能力和阻抗控制。

铜厚选择：

• 标准铜厚（1oz，35μm）：大多数数字电路够用。
• 厚铜（2oz，70μm）：大电流电源层，比如核心供电。
• 超厚铜（3oz以上）：功率电路，但加工难度大，成本高。

我记得有个项目，客户要求电源层用2oz铜。结果板厂说做不了，因为2oz铜的蚀刻精度不够，细间距走线会短路。后来我们改成了1oz加宽走线，问题才解决。

间距规划：

• 电源-地层间距：3-5mil最佳。太近了容易击穿，太远了PI变差。
• 信号-参考层间距：根据阻抗要求计算。50欧姆微带线，4mil介质厚度，线宽大概7-8mil。
• 层间介质厚度：尽量均匀，避免局部过厚或过薄。

3.4 实战叠层示例

我给大家看一个典型的8层板叠层结构，这是我个人比较喜欢的方案：

Layer 1: 顶层信号（微带线）—— 1oz铜
  —— 介质：FR4，4mil ——
Layer 2: 地层（GND）—— 1oz铜
  —— 介质：FR4，5mil ——
Layer 3: 电源层（3.3V）—— 1oz铜
  —— 介质：FR4，4mil ——
Layer 4: 内层信号（带状线）—— 0.5oz铜
  —— 介质：FR4，10mil ——
Layer 5: 内层信号（带状线）—— 0.5oz铜
  —— 介质：FR4，4mil ——
Layer 6: 地层（GND）—— 1oz铜
  —— 介质：FR4，5mil ——
Layer 7: 电源层（1.8V）—— 1oz铜
  —— 介质：FR4，4mil ——
Layer 8: 底层信号（微带线）—— 1oz铜

这个叠层的优点：

• 电源和地层紧密耦合（间距4-5mil），PDN阻抗低。
• 信号层都有相邻的参考平面，回流路径短。
• 结构对称，板子不易翘曲。

需要注意的地方：

• Layer 4和Layer 5之间的介质较厚（10mil），串扰会小一些，但阻抗控制要仔细算。
• 电源层用了两个不同的电压（3.3V和1.8V），要确保它们之间没有重叠区域，防止耦合噪声。

嗯，这里要提醒一下。叠层设计不是一成不变的。你要根据具体的芯片要求、电流大小、信号速率来调整。我一般会先做PDN仿真，看看阻抗曲线，再决定叠层参数。

最后说一句，叠层设计是PI的基石。地基没打好，上面盖再漂亮的房子也白搭。希望今天的分享对你有帮助。

公众号:蓝海资料掘金营，微信deep3321