第2章 AXI协议深度解析（上）

2、AXI协议深度解析（上）：通道握手、地址/数据/控制信号、突发传输机制

好，咱们正式开始啃AXI协议这块硬骨头。说实话，AXI协议在GPU IP设计里，就像人体的血管系统——所有数据都得靠它流动。我这些年调过的GPU，十有八九的性能瓶颈都出在总线接口上。今天咱们先把AXI协议的上半部分讲透。

AXI协议把读写操作拆成了五个独立的通道。你想想看，这设计其实很聪明——读和写可以同时进行，互不干扰。

我在项目中遇到过一个问题：某个GPU模块的读写冲突特别严重。后来发现是没用好这五个通道的并行性。说白了，读和写地址通道完全可以同时发出请求，没必要串行化。

每个通道都有一对握手信号——VALID和READY。这俩信号的关系，我总结成一句话：数据只有在VALID和READY同时为高时才传输。

握手三原则：

嗯，这里要注意：很多新手会犯一个错误——在VALID有效后，看到READY没来就撤销VALID。这是违反协议的！我曾经调试过一个bug，GPU的纹理单元老是丢数据，查了两天才发现是握手逻辑写错了。

地址信号看似简单，其实坑不少。AXI的地址是字节地址，但数据总线可能是64位、128位甚至512位。这里有个关键点：地址的低位决定了数据在总线上的对齐方式。

我个人习惯在地址生成逻辑里加一个断言：检查地址是否对齐到SIZE指定的边界。否则，你可能会遇到一些诡异的性能问题。

控制信号里，我最想聊的是缓存属性（AxCACHE）和QoS（AxQOS）。这两个信号在GPU里特别重要。

避坑指南：我曾经在GPU的帧缓冲控制器里，因为没配好CACHE信号，导致CPU和GPU的缓存一致性出了问题。画面渲染出来全是花屏。后来加上Write-Through属性才解决。

QoS信号在多个主设备争抢总线时特别有用。比如GPU的顶点着色器和像素着色器同时发请求，你可以给像素着色器设更高的QoS优先级，保证画面流畅。

突发传输是AXI协议的精髓。说白了，就是一次地址请求，连续传多笔数据。这比单笔传输效率高太多了。

三种突发类型：

你想想看，GPU在渲染时，纹理采样器要读取大量的纹素。如果用单笔传输，光地址握手就要浪费很多周期。用INCR突发，一次地址请求就能传完一整条Cache Line，带宽利用率直接翻倍。

注意：突发长度不能超过地址边界。比如4KB边界，你从地址0xFFC开始发一个长度为8的突发，就会跨边界。这在AXI协议里是不允许的。我见过有工程师因为这个bug，导致DDR控制器报错。

WSTRB信号是写数据通道的字节使能。每个bit对应一个字节。比如64位总线，WSTRB就是8位。

为什么需要这个？举个例子：你要写一个32位数据到地址0x1002，但只更新低16位。这时候WSTRB = 4'b0011，只使能低两个字节。这样就不会破坏高16位的数据。

我记得在调试GPU的像素写入单元时，就遇到过WSTRB用错的情况。像素数据是RGBA四个通道，每个通道8位。如果WSTRB没配对，就会出现颜色错乱的问题。

最后，我分享几个AXI接口设计的经验：

好了，AXI协议的上半部分就讲到这里。下一章咱们继续聊AXI的乱序传输、原子操作和低功耗接口。这些在GPU里都是高频考点。