3. PCIe配置空间：配置空间布局（Type0/Type1）、Capability结构、BAR空间详解

配置空间，是PCIe设备最核心的「身份证」和「控制面板」。

我刚开始接触PCIe时，觉得配置空间就是一堆寄存器，没啥好看的。后来踩了坑才明白——配置空间没搞懂，驱动开发寸步难行。你想想看，CPU怎么知道你的设备是网卡还是显卡？怎么知道你的设备需要多少内存空间？全靠配置空间里的信息。

3.1 配置空间布局：Type0 vs Type1

PCIe配置空间总大小为4KB（4096字节）。前256字节是PCI兼容区域，和传统PCI完全一致。后面的3840字节是PCIe扩展配置空间。

这里有个关键概念：Type0和Type1。

  • Type0：用于Endpoint（EP）设备，也就是功能设备
  • Type1：用于Root Complex（RC）或Switch的桥设备

说白了，Type0是「干活」的设备，Type1是「转发」的设备。

配置空间头部结构对比

偏移地址 Type0字段 Type1字段
0x00 Vendor ID / Device ID Vendor ID / Device ID
0x04 Command / Status Command / Status
0x08 Revision ID / Class Code Revision ID / Class Code
0x0C Cache Line / Latency Timer / Header Type / BIST Cache Line / Latency Timer / Header Type / BIST
0x10-0x24 6个BAR寄存器 2个BAR寄存器
0x18 — Primary Bus Number
0x19 — Secondary Bus Number
0x1A — Subordinate Bus Number
0x1C — I/O Base / I/O Limit
0x20 — Memory Base / Memory Limit
0x24 — Prefetchable Memory Base / Limit
0x2C Subsystem Vendor ID / Subsystem ID Subsystem Vendor ID / Subsystem ID
0x34 Capabilities Pointer Capabilities Pointer

看到区别了吗？Type1多了Bus Number相关的字段。这是因为桥设备需要管理下游总线，而Endpoint不需要。

我的经验：判断一个设备是Type0还是Type1，看Header Type寄存器的bit 7。为0是Type0，为1是Type1。我在调试Switch时经常用这个来确认拓扑结构。

3.2 Capability结构：设备能力的「目录」

Capability结构是PCIe配置空间里非常巧妙的设计。它用链表的方式，把所有扩展功能串起来。

每个Capability结构以Capability ID开头，紧接着是Next Capability Pointer。指向下一个Capability的偏移地址。最后一个Capability的Next Pointer为0。

常见的Capability ID包括：

  • 0x01：PM（Power Management）
  • 0x05：MSI（Message Signaled Interrupts）
  • 0x10：PCIe Capability（PCI Express扩展能力）
  • 0x11：MSI-X
  • 0x12：Advanced Error Reporting（AER）

Capabilities Pointer寄存器在配置空间偏移0x34处，指向第一个Capability结构。

遍历Capability的伪代码

// 读取Capabilities Pointer
cap_ptr = pci_read_config_byte(dev, 0x34);

while (cap_ptr != 0) {
    cap_id = pci_read_config_byte(dev, cap_ptr);
    next_ptr = pci_read_config_byte(dev, cap_ptr + 1);
    
    // 根据cap_id处理不同的Capability
    switch (cap_id) {
        case 0x01: // PM
            // 处理电源管理
            break;
        case 0x05: // MSI
            // 处理MSI中断
            break;
        case 0x10: // PCIe Capability
            // 处理PCIe扩展能力
            break;
    }
    
    cap_ptr = next_ptr;
}

嗯，这里要注意：PCIe Capability（ID=0x10）是所有PCIe设备必须实现的。它包含了设备类型、链路状态、最大载荷大小等关键信息。

我曾经踩过的坑：有些老设备Capability链表可能不连续，或者Next Pointer指向了无效地址。遍历时一定要做边界检查，否则驱动会死机。我调试一块FPGA板卡时就遇到过这种问题，折腾了两天才发现是Capability链表被固件写坏了。

3.3 BAR空间详解：设备与CPU的「桥梁」

BAR（Base Address Register）是配置空间里最重要的部分之一。它告诉系统：我这个设备需要多少地址空间，以及这些空间用来干什么。

每个BAR寄存器是32位的。对于64位地址空间，需要两个连续的BAR寄存器组合使用。

BAR寄存器的bit 0决定了地址空间类型：

  • bit 0 = 0：Memory Space（内存空间）
  • bit 0 = 1：I/O Space（I/O空间，新设备基本不用了）

对于Memory Space BAR，bit 1-2表示地址宽度：

  • 00：32位地址
  • 10：64位地址

BAR空间大小探测方法

系统通过「写全1再读回」的方式探测BAR大小：

// 保存原始值
uint32_t orig = pci_read_config_dword(dev, bar_offset);

// 写入全1
pci_write_config_dword(dev, bar_offset, 0xFFFFFFFF);

// 读回
uint32_t mask = pci_read_config_dword(dev, bar_offset);

// 恢复原始值
pci_write_config_dword(dev, bar_offset, orig);

// 计算大小：取反后加1
uint32_t size = (~mask) + 1;

为什么能这样探测？因为BAR寄存器中可编程的位（即可写的位）决定了地址空间的大小。低位的0位越多，空间越大。

举个例子：如果读回的值是0xFFF00000，说明低20位是0，高12位可编程。那么空间大小就是2^20 = 1MB。

我个人的习惯：在驱动初始化时，我会先打印所有BAR的信息，包括原始值、掩码、计算出的地址和大小。这样调试时一眼就能看出问题。有一次我发现一个BAR读回全是0，原来是设备没使能Memory Space访问——Command寄存器的bit 1没置位。

3.4 配置空间访问方式

访问配置空间有两种方式：

  1. IO端口方式（传统方式）：通过CF8/CFC端口访问
  2. MMIO方式（内存映射方式）：将配置空间映射到内存地址空间

现代系统基本都用MMIO方式了。ECAM（Enhanced Configuration Access Mechanism）将整个PCIe配置空间映射到一段连续的物理内存中。

ECAM地址计算公式：

物理地址 = BaseAddress + (BusNumber << 20) | (DeviceNumber << 15) | (FunctionNumber << 12) | RegisterOffset

每个设备占用4KB空间，每个总线最多32个设备，每个设备最多8个功能。

注意：ECAM映射的物理地址范围很大。一个Bus占用的空间是32 * 8 * 4KB = 1MB。如果系统有256个Bus，就需要256MB的物理地址空间。这在嵌入式系统中可能是个问题。

3.5 实战：配置空间解析示例

假设我们有一个PCIe网卡，通过lspci -vvv可以看到：

03:00.0 Ethernet controller: Intel Corporation I210 Gigabit Network Connection
    Subsystem: Intel Corporation I210 Gigabit Network Connection
    Control: I/O- Mem+ BusMaster+ SpecCycle- MemWINV- VGASnoop- ParErr- Stepping- SERR- FastB2B- DisINTx+
    Status: Cap+ 66MHz- UDF- FastB2B- ParErr- DEVSEL=fast >TAbort- <TAbort- <MAbort- >SERR- <PERR- INTx-
    Latency: 0, Cache Line Size: 64 bytes
    Interrupt: pin A routed to IRQ 47
    Region 0: Memory at f7c00000 (32-bit, non-prefetchable) [size=512K]
    Region 2: Memory at f7c80000 (32-bit, non-prefetchable) [size=512K]
    Region 3: I/O ports at f000 [size=32]
    Capabilities: [40] Power Management version 3
    Capabilities: [50] MSI: Enable- Count=1/1 Maskable- 64bit+
    Capabilities: [70] MSI-X: Enable- Count=5 Masked-
    Capabilities: [a0] Express (v2) Endpoint, MSI 00
    Capabilities: [100] Advanced Error Reporting
    Capabilities: [140] Device Serial Number 00-1b-21-ff-ff-5c-3a-8c

从这个输出我们能看出什么？

  • 设备是Type0 Endpoint（没有Bus Number字段）
  • 有3个BAR：两个512KB的Memory BAR，一个32字节的I/O BAR
  • 支持MSI和MSI-X中断
  • 支持AER（高级错误报告）
  • 设备序列号：00-1b-21-ff-ff-5c-3a-8c

这些信息对驱动开发至关重要。比如，驱动需要知道BAR0映射的是哪个寄存器空间，才能正确访问硬件。

总结一下：配置空间是PCIe设备的「户口本」。Type0和Type1决定了设备角色，Capability结构列出了设备能力，BAR空间定义了设备与CPU的通信窗口。搞懂这三块，PCIe驱动开发就成功了一半。

下一章我们会深入讨论PCIe事务层协议，看看数据包是怎么在链路上传输的。到时候我会分享一些调试链路的实战经验，保证让你少走弯路。

← 上一章 📖 返回目录 下一章 →