1. PCIe基础回顾：PCIe体系结构概述、分层模型、配置空间与Capability结构
各位同学，咱们正式开始这门课之前，我得先带大家把PCIe的基础再过一遍。你可能会说：「这些我都知道啊」。但我做培训这么多年，发现一个规律——很多开发者在热插拔或者电源管理上踩坑，根子往往是对基础的理解不够扎实。所以这一章，咱们把地基打牢。
1.1 PCIe体系结构概述
PCIe的全称是Peripheral Component Interconnect Express。说白了，就是用来连接CPU和各种外设的高速总线。我最早接触PCIe是在做一款固态硬盘的主控时，那时候还是PCIe Gen2，速率5GT/s。现在都Gen5、Gen6了，但体系结构的内核没变。
PCIe的体系结构，我习惯从三个维度去理解：
- 拓扑结构：树形结构，根复合体（Root Complex）在顶部，下面挂交换器（Switch）和端点（Endpoint）。
- 点对点连接：每个设备之间是独立的串行链路，不像PCI那样共享总线。
- 分层设计：这是PCIe的精髓，咱们下面细讲。
嗯，这里要注意一点：PCIe虽然是树形拓扑，但逻辑上每个设备都能直接跟其他设备通信，不需要经过CPU。这个特性在热插拔场景下特别重要——你想想看，如果每次插拔都要CPU介入，那延迟得多大？
1.2 分层模型：事务层、数据链路层、物理层
PCIe的分层模型，我把它比作一个快递系统。你寄包裹，得先写好单子（事务层），然后打包贴条（数据链路层），最后交给快递员配送（物理层）。每一层各司其职，互不干扰。
1.2.1 事务层（Transaction Layer）
事务层是最高层，负责处理TLP（事务层包）。说白了，就是决定「要传什么数据」以及「怎么传」。事务层定义了四种地址空间：
| 地址空间 | 类型 | 用途 |
|---|---|---|
| 存储器空间 | Memory | 读写内存、DMA传输 |
| IO空间 | I/O | 访问传统IO设备（逐渐淘汰） |
| 配置空间 | Configuration | 设备枚举、热插拔控制 |
| 消息空间 | Message | 中断、错误报告、电源管理 |
我在项目中遇到过一个问题：某款网卡在热插拔后无法识别。查了半天，发现是事务层在处理配置请求时，返回了错误的完成状态。说白了，就是事务层的状态机没处理好。
1.2.2 数据链路层（Data Link Layer）
数据链路层负责可靠传输。它给TLP加上序列号和CRC校验，确保数据不丢、不乱序。这一层还负责流控——说白了就是告诉对方「我还能收多少数据，你别发太快」。
我个人习惯把数据链路层看作「快递打包员」。它不关心包裹里装的是什么，只关心包裹有没有破损、有没有贴错标签。如果发现错误，它会要求重传。
关键点：数据链路层使用ACK/NAK协议。发送方发一个TLP，接收方回ACK表示收到，回NAK表示没收到或出错。这个机制在热插拔时特别重要——设备突然断开，链路层能快速检测到异常。
1.2.3 物理层（Physical Layer）
物理层是最底层，负责把数据变成电信号或光信号，在物理链路上传输。它分为两个子层：
- 逻辑子层：负责编码、解码、加扰、去扰。PCIe使用8b/10b编码（Gen1/Gen2）或128b/130b编码（Gen3及以上）。
- 电气子层：负责差分信号驱动、接收、时钟恢复。
物理层还有一个重要功能——链路训练。设备上电后，物理层会自动协商速率和宽度。我记得有一次调试，发现链路只能跑到Gen2，死活上不了Gen3。最后发现是PCB走线阻抗不匹配，物理层的信号质量太差。
避坑指南：我曾经在调试热插拔时，发现设备插入后链路训练失败。排查了很久，原来是物理层的去耦电容放错了位置。记住，物理层的稳定性直接决定了热插拔的成败。
1.3 配置空间与Capability结构
配置空间是PCIe设备的大脑。每个PCIe设备都有256字节的标准配置空间，以及扩展配置空间（最多4KB）。操作系统通过配置空间来枚举设备、分配资源、控制电源状态。
1.3.1 标准配置空间（前64字节）
前64字节是PCI兼容区域，结构如下：
| 偏移 | 寄存器 | 说明 |
|---|---|---|
| 0x00 | Vendor ID / Device ID | 厂商和设备标识 |
| 0x04 | Command / Status | 控制命令和状态 |
| 0x08 | Revision ID / Class Code | 版本号和设备类别 |
| 0x0C | Cache Line Size / Latency Timer / Header Type | 缓存行大小、延迟定时器、头类型 |
| 0x10-0x24 | Base Address Registers (BAR) | 基地址寄存器，用于内存/IO映射 |
| 0x2C | Subsystem Vendor ID / Subsystem ID | 子系统标识 |
| 0x30 | Expansion ROM Base Address | 扩展ROM基地址 |
| 0x34 | Capabilities Pointer | 指向Capability链表的指针 |
| 0x3C-0x3F | Interrupt相关 | 中断引脚、中断线 |
你想想看，操作系统怎么知道你的设备支持热插拔？就是通过配置空间里的Capability结构。
1.3.2 Capability结构
Capability结构是PCIe的扩展机制。每个Capability都有一个ID和指向下一个Capability的指针，形成链表。常见的Capability包括：
- Power Management Capability：电源管理，控制D0、D1、D2、D3状态。
- MSI/MSI-X Capability：消息信号中断。
- PCI Express Capability：PCIe特有功能，包括设备能力、链路能力、设备控制等。
- Advanced Error Reporting Capability：高级错误报告。
- Device Serial Number Capability：设备序列号。
- Power Budgeting Capability：电源预算。
- Latency Tolerance Reporting Capability：延迟容忍报告。
重点：热插拔相关的Capability是「PCI Express Capability」中的Slot Capabilities Register。里面有一个位叫「Hot-Plug Capable」，如果这个位是1，说明该端口支持热插拔。我见过不少开发者，设备明明支持热插拔，但固件里忘了置这个位，结果系统根本不识别。
1.3.3 扩展配置空间
从偏移0x100开始，是扩展配置空间。这里存放的是PCIe特有的扩展Capability，比如：
- Advanced Error Reporting Extended Capability：更详细的错误报告。
- Virtual Channel Extended Capability：虚拟通道配置。
- Device Serial Number Extended Capability：设备序列号（也有放在这里的）。
- Power Budgeting Extended Capability：电源预算。
- Latency Tolerance Reporting Extended Capability：延迟容忍报告。
- TPH Requester Extended Capability：TLP处理提示。
嗯，这里要提醒一下：访问扩展配置空间需要使用ECAM（Enhanced Configuration Access Mechanism）机制，通过MMIO方式访问。传统的IO端口访问方式只能访问前256字节。
1.4 小结
这一章咱们回顾了PCIe的体系结构、分层模型和配置空间。说白了，这些都是热插拔和电源管理的基础。你如果连事务层和数据链路层的分工都搞不清楚，那后面调试热插拔时序肯定会一头雾水。
我个人习惯，每次开始一个新项目，都会先把配置空间里的Capability链表读一遍。看看设备支持哪些功能，哪些位被置了，哪些位没置。这就像打仗前先看地图，心里有数。
下一章，咱们正式进入热插拔的世界。我会从硬件信号开始讲，然后深入到软件流程。到时候你会看到，今天讲的这些基础，每一个都会用到。
课后练习：找一块PCIe设备（比如NVMe SSD或者网卡），用lspci -vvv命令查看它的配置空间。找到Capability链表，看看它支持哪些功能。特别注意PCI Express Capability里的Slot Capabilities Register，看看Hot-Plug Capable位是不是1。