4. 高速USB PHY设计要点：高速信号完整性、差分阻抗匹配、终端电阻、眼图测试与调试

好，咱们进入第四章。这一章我打算聊聊高速USB PHY的设计。说实话，这部分是很多工程师的“噩梦”。我自己刚入行那会儿，也在这上面栽过跟头。信号完整性、阻抗匹配、眼图测试……这些词听着就头大。但别怕，咱们一个一个掰开揉碎了讲。

4.1 高速信号完整性：为什么它这么重要？

先问个问题：为什么USB 2.0时代大家随便画画线都能跑，到了USB 3.0、3.1，甚至USB4，就变得这么“娇气”了？

说白了，就是频率上去了。USB 2.0高速模式是480 Mbps，而USB 3.2 Gen 2x2已经飙到了20 Gbps。信号频率一高，波长就变短。当走线长度和信号波长可比拟时，那些我们以前忽略的“小问题”——比如过孔、拐角、走线阻抗不连续——都会变成大问题。

信号完整性（SI）的核心，就是保证信号从发送端到接收端，波形不失真。

我遇到过不少项目，功能仿真全过，板子一回来，插上设备就是识别不到。查来查去，最后发现是信号反射太严重，眼图都闭上了。所以，SI分析在高速USB设计中，不是可选项，是必选项。

4.2 差分阻抗匹配：90欧姆的“黄金法则”

USB高速信号用的是差分传输。D+和D-两根线，信号互为反相。这样做的好处是抗共模干扰能力强，而且辐射也小。

但差分信号有个硬性要求：差分阻抗必须控制在90欧姆 ± 15%。这是USB-IF标准里明确规定的。为什么是90欧姆？这是经过大量工程实践和仿真验证出来的最优值，能最大程度保证信号质量和功耗的平衡。

实际设计中，怎么实现90欧姆差分阻抗？

• 叠层设计： 这是基础。你需要和PCB厂家确认好介质厚度、铜厚、介电常数。我个人习惯用4层板或6层板，把高速信号走在靠近参考平面的层上。
• 线宽和线距： 差分对的两根线，线宽和线距决定了差分阻抗。通常，线宽在4-6 mil，线距在5-8 mil之间（具体取决于叠层）。可以用SI9000或Polar工具计算。
• 等长处理： 差分对内部的两根线，长度差要控制在5 mil以内。否则会产生共模分量，破坏信号质量。

4.3 终端电阻：为什么是45欧姆？

USB PHY内部，在D+和D-线上，各有一个45欧姆的电阻对地。这个电阻是干嘛用的？

答案是：阻抗匹配和偏置。

你看，差分线的特性阻抗是90欧姆。从发送端看进去，两根线对地的阻抗各是45欧姆（因为差分阻抗是两根线对地阻抗之和）。所以，在接收端放两个45欧姆电阻到地，正好和传输线的特性阻抗匹配，信号就不会反射回来。

另外，这个电阻还提供了直流偏置。在USB 2.0低速和全速模式下，D+或D-线上的上拉/下拉电阻，配合这个45欧姆终端电阻，共同决定了总线状态。

设计时要注意：

• 精度： 这个电阻的精度要求是±1%。别用5%的贴片电阻，否则阻抗偏差太大。
• 位置： 终端电阻要尽可能靠近PHY的引脚放置。我见过有人把电阻放在走线中间，结果反射照样严重。
• 集成： 很多现代USB PHY芯片已经把终端电阻集成到内部了。这种情况下，你只需要确保PCB走线的阻抗是90欧姆即可。

4.4 眼图测试与调试：用“眼睛”看信号质量

眼图，是高速信号质量的“照妖镜”。它把很多个比特周期的波形叠加在一起，形成一个类似眼睛的图案。通过观察眼图的形状，你可以直观地判断信号质量。

眼图怎么看？

• 眼高： 眼睛张开的高度。眼高越大，信号幅度余量越大，抗噪声能力越强。
• 眼宽： 眼睛张开的宽度。眼宽越大，时序余量越大，抗抖动能力越强。
• 抖动： 眼睛交叉点的模糊程度。抖动越小，信号越稳定。
• 上升/下降时间： 信号从低到高、从高到低的过渡时间。太快或太慢都不好。

调试步骤（我自己的经验）：

1. 先看眼图是否张开： 如果眼图闭合了，那基本就是硬件有问题。先检查阻抗匹配、终端电阻、电源质量。
2. 再看抖动： 如果眼图张开了，但抖动很大，可能是时钟源有问题，或者电源噪声太大。检查晶振和LDO的输出。
3. 最后看眼高： 如果眼高不够，可能是驱动能力不足，或者走线损耗太大。考虑加Redriver或Retimer。

举个例子，我调试过一个USB 3.0的板子。眼图测试发现，眼高只有200 mV（标准要求是大于100 mV），但眼宽只有0.2 UI（标准要求是大于0.3 UI）。这说明时序余量不够。后来发现是D+和D-的走线长度差了30 mil。重新等长布线后，眼宽恢复到了0.4 UI，问题解决。

嗯，这一章就到这里。下一章咱们聊聊PCB布局和布线的那些“潜规则”。