⚡ FPGA工程师面试精讲 · 项目复盘
📚 30章 完整目录
v2.0
01
🔧
FPGA基础与开发流程
FPGA内部结构 (CLB, IOB, BRAM, DSP48) · 与ASIC/CPU对比 · 典型开发流程
02
🧩
Verilog基础与RTL设计
模块化 · 组合/时序逻辑 · 阻塞与非阻塞赋值
03
⚙️
状态机设计
Moore/Mealy · 三段式 · 编码 (二进制/格雷/独热) · 避坑
04
⏱️
跨时钟域同步
双级触发器 · 异步FIFO · 握手 · 亚稳态与MTBF
05
📐
时序分析与约束
建立/保持时间 · 时钟/IO约束 · 时序报告 · 违例修复
06
🗂️
FIFO设计
同步/异步架构 · 空满标志 · 格雷码 · 深度计算
07
🔌
常用接口协议
UART · SPI (CPOL/CPHA) · I2C (仲裁)
08
📡
数字信号处理基础
CORDIC · FIR滤波器 (直接/转置) · 流水线
09
🚀
高速数据传输
SerDes · 8B/10B · CDR · 眼图分析
10
🛠️
FPGA调试技巧
ChipScope/ILA · Signal Tap · 触发设置 · 陷阱
11
🌐
项目复盘：以太网数据包处理器
架构 · 模块划分 · 调试 · 性能优化
12
🎥
项目复盘：实时视频边缘检测
Sobel · 帧缓存 · 流水线 · DDR3接口
13
🧠
项目复盘：简易CPU设计
五级流水线 · 数据冒险 · 转发
14
🎵
项目复盘：DDS信号发生器
相位累加器 · 查找表 · DAC接口
15
💾
项目复盘：PCIe数据采集卡
PCIe硬核 · DMA · 中断 · 驱动协同
16
⏰
面试高频：时钟树与时钟资源
全局/区域时钟 · 门控时钟 · 抖动偏移
17
🔄
面试高频：复位设计
同步/异步复位 · 异步复位同步释放 · 复位树
18
🔋
面试高频：低功耗设计
时钟门控 · 操作数隔离 · DVFS
19
🧪
面试高频：可测试性设计 (DFT)
扫描链 · JTAG · BIST
20
📦
面试高频：FPGA选型
逻辑资源 · DSP · BRAM · 高速收发器
21
⚡
面试高频：时序收敛技巧
Retiming · 流水线插入 · 逻辑复制 · 寄存器平衡
22
🧬
面试高频：综合与实现
面积/速度优化 · 物理综合 · 布局布线
23
✅
面试高频：验证方法学
Testbench · 覆盖率 · 形式验证
24
📟
面试高频：高级语言综合 (HLS)
C/C++ → RTL · 流水线 · 数组优化
25
🔐
面试高频：FPGA安全
比特流加密 · PUF · 安全启动
26
📶
面试高频：高速接口设计
LVDS · JESD204B · MIPI · DDR3/4
27
🤖
面试高频：FPGA与AI加速
CNN加速器 · 权重存储 · 脉动阵列
28
💻
面试高频：FPGA与软件协同
AXI · 设备树 · Linux驱动 · 管理框架
29
👥
面试高频：项目管理与团队协作
Git · 代码规范 · 审查 · 敏捷
30
🌟
面试高频：职业发展与软技能
技术栈 · 面试技巧 · 行业趋势 (RISC-V, Chiplet)