1. FPGA基础与开发流程：FPGA内部结构（CLB、IOB、Block RAM、DSP48）、FPGA与ASIC/CPU对比、典型开发流程（设计、仿真、综合、实现、下载）

各位同学好，我是你们的FPGA面试课讲师。今天咱们聊聊FPGA最基础、也最核心的东西——内部结构和开发流程。说实话，面试时很多候选人在这块翻车，不是背不出概念，而是理解得太“死”。我希望能帮你把这些知识点串起来，变成真正能用的东西。

1.1 FPGA内部结构：你手里的“乐高积木”

FPGA说白了就是一块可以无限次重新配置的芯片。它不像ASIC那样“一次定终身”，也不像CPU那样“指令集固定”。它的灵魂在于——你可以用硬件描述语言，把电路“画”进去。

那FPGA肚子里到底装了啥？我习惯把它拆成四大块来讲：CLB、IOB、Block RAM、DSP48。你想想看，这四样东西基本覆盖了数字电路的所有需求：逻辑运算、数据存储、数字信号处理、以及跟外界打交道。

1. CLB（可配置逻辑块）—— FPGA的“肌肉”

CLB是FPGA干活的主力。每个CLB里包含若干个查找表（LUT）和触发器（FF）。LUT本质上是一个小型的RAM，你给它输入几个信号，它就能输出一个预先算好的结果。比如一个4输入LUT，可以实现任意4输入的组合逻辑。

我在项目中遇到过一个问题：一个同事写了一大堆if-else嵌套，综合后LUT利用率爆表。后来我让他改成case语句，LUT数量直接砍半。为什么？因为综合工具对case的优化更彻底，能更好地映射到LUT结构上。

面试高频考点： CLB中的LUT+FF组合，可以实现同步逻辑（时序电路）和异步逻辑（组合电路）。面试官常问：“一个CLB能实现多复杂的电路？”答案取决于LUT的输入数量和FF的数量。

2. IOB（输入输出块）—— FPGA的“嘴巴和耳朵”

IOB负责芯片跟外部世界通信。它支持各种电平标准，比如LVCMOS、LVDS、SSTL等。我记得有一次调试DDR3接口，死活跑不到标称频率，最后发现是IOB的驱动强度配置错了。嗯，这里要注意：IOB的配置直接影响信号完整性，不是随便选个标准就行的。

避坑指南： 我曾经在项目中把IOB的slew rate设成了“slow”，结果导致时钟边沿太缓，时序直接崩了。后来改成“fast”，问题解决。所以，IOB的配置一定要结合你的实际工作频率来选。

3. Block RAM（块RAM）—— FPGA的“记忆体”

Block RAM是FPGA内部专用的存储单元，容量从几Kb到几十Mb不等。它跟LUT搭出来的分布式RAM不同，Block RAM是硬核，速度快、功耗低、不占逻辑资源。

Block RAM支持双端口读写，可以配置成单端口、简单双端口、真双端口等模式。我习惯用Block RAM做FIFO、查找表、或者数据缓存。面试时经常被问到：“Block RAM和分布式RAM怎么选？”我的答案是：容量大、速度要求高的场景用Block RAM；小容量、需要频繁读写的场景用分布式RAM。

注意： Block RAM有初始化问题。上电后，Block RAM里的数据是随机的。如果你需要初始值，必须在代码里显式指定，或者用复位逻辑清零。我曾经因为这个坑，导致仿真和上板结果不一致，查了两天才发现。

4. DSP48（数字信号处理单元）—— FPGA的“算力引擎”

DSP48是专门为乘法、加法、乘累加等运算设计的硬核。它比用LUT搭出来的乘法器快得多，也省资源。现代FPGA里的DSP48已经进化到可以支持浮点运算、复数乘法等复杂操作。

我做过一个图像处理项目，里面全是卷积运算。如果不用DSP48，光乘法器就能把LUT吃光。后来我把所有乘法都映射到DSP48上，资源占用直接降了70%。所以，面试官问你“怎么优化乘法器”，你回答“用DSP48”准没错。

资源类型 主要功能 典型应用
CLB 逻辑运算、状态机 控制逻辑、数据通路
IOB 信号输入输出 接口协议、电平转换
Block RAM 数据存储 FIFO、缓存、查找表
DSP48 乘加运算 滤波、FFT、矩阵运算

1.2 FPGA vs ASIC vs CPU：谁更适合你？

这个问题面试官几乎必问。我的理解是这样的：

  • CPU：通用性最强，但效率最低。它靠指令集干活，一条指令拆成好几个时钟周期。适合跑复杂算法、操作系统。
  • ASIC：专用性最强，效率最高。但流片成本高、周期长，改一次bug要等几个月。适合量产、对功耗和性能要求极高的场景。
  • FPGA：介于两者之间。可编程、可重配，开发周期短，但功耗和性能不如ASIC。适合原型验证、小批量生产、或者需要频繁迭代的场景。

我个人习惯这样选：如果项目量在1000片以下，用FPGA；如果量在10万片以上，考虑ASIC；如果只是跑个控制算法，CPU就够了。你想想看，用FPGA做CPU能做的事，不是不行，但性价比太低。

面试加分项： 能说出“FPGA在AI推理、5G基带、金融高频交易等领域的应用”，说明你对行业有了解。我面过一个人，他提到用FPGA做网络数据包处理，比CPU快两个数量级，这就是加分点。

1.3 典型开发流程：从想法到比特流

FPGA开发流程，说白了就是“设计-仿真-综合-实现-下载”这五步。每一步都有坑，我一个个说。

1. 设计

用Verilog或VHDL写代码。我个人习惯先画个模块框图，再写代码。别一上来就写，容易写出“意大利面条式”的代码。设计时要考虑可读性、可维护性、以及综合工具能不能优化。

2. 仿真

仿真分功能仿真和时序仿真。功能仿真看逻辑对不对，时序仿真看能不能跑在目标频率上。我建议先做功能仿真，把bug清掉，再做时序仿真。千万别跳过仿真直接上板，我曾经吃过这个亏——一个计数器溢出没发现，上板后整个系统乱跳，查了三天。

技巧： 写testbench时，尽量用任务（task）和函数（function）封装重复操作。比如读写寄存器、发送数据包等。这样仿真代码更清晰，也更容易复用。

3. 综合

综合就是把RTL代码转换成门级网表。这一步，综合工具会做逻辑优化、资源共享、状态机编码等。我习惯在综合后看报告，重点关注：资源利用率、时序预估、以及有没有未使用的逻辑。

4. 实现

实现包括翻译、映射、布局布线。这一步最耗时，也最容易出问题。布局布线后，一定要看时序报告，看有没有setup/hold违例。如果有，要么改代码，要么加约束。

警告： 布局布线后的时序仿真，一定要跑。因为布线延迟是真实的，跟综合后的预估不一样。我曾经有一个项目，综合后时序全过，布局布线后setup违例一大堆。原因就是布线太长，延迟超了。

5. 下载

最后一步，生成比特流，下载到FPGA里。下载后，用逻辑分析仪或者在线调试工具（比如ChipScope、SignalTap）抓信号，验证实际行为。这一步，我建议先测最简单的功能，比如点个灯、读个ID，再测复杂功能。

好了，FPGA基础与开发流程就讲到这里。下一章咱们聊Verilog语法与RTL设计，到时候我会分享一些写代码的“潜规则”。

← 上一章 📖 返回目录 下一章 →