2、PMIC核心架构：Buck/Boost/LDO拓扑结构、功率管与驱动电路、反馈环路与补偿
好，咱们进入正题。PMIC 这东西，说白了就是给芯片供电的「心脏」。你想想看，一颗 SoC 上可能有几十个电压域，每个域对电压、纹波、响应速度的要求都不一样。那 PMIC 怎么搞定这些？靠的就是三种基本拓扑：Buck、Boost 和 LDO。再加上功率管、驱动电路和反馈环路，构成了整个系统的骨架。
我个人习惯，拿到一个 PMIC 规格书，先看它用了哪几种拓扑。这决定了芯片的效率和面积。咱们一个一个来拆。
2.1 Buck 变换器：降压的核心
Buck 是最常用的拓扑，没有之一。它的任务是把高电压转换成低电压，效率能做到 90% 以上。我做过一个项目，客户要求 12V 转 1.1V，电流 20A。这种场景，不用 Buck 根本扛不住。
Buck 的基本结构很简单：一个高边功率管（HS-FET）、一个低边功率管（LS-FET）、一个电感和一个输出电容。工作的时候，HS-FET 先打开，电流从输入流过电感，给输出电容充电。然后 HS-FET 关掉，LS-FET 打开，电感续流，继续给负载供电。
关键点：Buck 的效率主要取决于功率管的导通电阻（Rds(on)）和开关损耗。我见过不少新手，只盯着 Rds(on) 选管子，结果开关频率一上去，损耗反而更大。嗯，这里要注意，高频下栅极驱动损耗和开关交叠损耗才是大头。
实际项目中，Buck 的拓扑还有几个变种：
- 同步 Buck：用 MOSFET 代替二极管做低边整流。效率能提 3-5 个点。我建议所有新设计都上同步整流，除非成本压得特别死。
- 多相 Buck：把几个 Buck 并联，相位错开。适合大电流场景，纹波小，瞬态响应快。我记得有个服务器项目，用了 6 相 Buck，输出纹波不到 5mV。
- COT（恒定导通时间）Buck：适合轻载高效。不需要复杂的环路补偿，响应快。但缺点是频率会变，EMI 不好处理。
2.2 Boost 变换器：升压的挑战
Boost 和 Buck 正好反过来，把低电压升到高电压。比如电池供电的设备，锂电池 3.7V，要升到 5V 给 USB 供电，就得用 Boost。
Boost 的结构也类似，但功率管的位置不同。低边管打开时，电感储能；低边管关断时，电感释放能量，通过二极管（或同步管）给输出充电。这里有个坑——Boost 的输出不能空载。我曾经遇到过，客户把 Boost 输出悬空，结果电压飙到 30V，直接把后级芯片打穿了。
警告：Boost 拓扑在轻载或空载时，输出电压会失控。一定要加假负载或者采用 Burst 模式。我建议在输出端并联一个 10kΩ 左右的电阻，至少保证最小负载电流。
Boost 的另一个难点是右半平面零点（RHPZ）。这个玩意会导致环路不稳定。补偿的时候，带宽不能设太高，一般控制在开关频率的 1/10 以下。我习惯用 Type-III 补偿来对付 RHPZ，但参数调起来确实费劲。
2.3 LDO：低噪声的守护神
LDO 没有开关动作，所以噪声极低。它适合给模拟电路、RF 电路供电。比如 ADC、PLL、射频前端，这些模块对电源噪声极其敏感，用 Buck 供电根本不行，必须用 LDO 再滤一遍。
LDO 的核心是一个调整管（Pass Element）和一个误差放大器。调整管可以是 PMOS 或 NMOS。PMOS 的压差小，适合低压差场景；NMOS 的响应快，但需要额外的电荷泵来驱动栅极。
我做过一个射频项目，要求电源噪声低于 10μVrms。当时选了 PMOS LDO，但发现低频噪声还是超标。后来排查发现，是基准源的噪声耦合进来了。解决办法是在基准输出加一个 RC 滤波器，把 1/f 噪声滤掉。嗯，这种细节，仿真时很难发现，只有实测才能暴露。
提示：LDO 的电源抑制比（PSRR）是衡量其抗干扰能力的关键指标。高频下 PSRR 会下降，因为误差放大器的增益滚降了。我建议在 LDO 输出端并联一个 100nF 的 MLCC，可以改善高频 PSRR。
2.4 功率管与驱动电路
功率管是 PMIC 的「肌肉」，驱动电路是「神经」。肌肉再强壮，神经反应慢也不行。
功率管的设计，主要看几个参数：
| 参数 | 影响 | 我的经验 |
|---|---|---|
| Rds(on) | 导通损耗 | 低压 Buck 选 5-10mΩ，高压选 50-100mΩ |
| Qgd（栅极电荷） | 开关损耗 | 高频应用（>1MHz）必须选低 Qgd 的管子 |
| Coss（输出电容） | 开关节点振铃 | Coss 太大，开关波形会变软，效率下降 |
驱动电路的设计，核心是「快」和「准」。太快了，会产生 EMI 和振铃；太慢了，开关损耗大。我一般会在驱动路径上加一个可调电阻，用来调节开关速度。调试时用示波器看开关节点波形，找到振铃最小的那个点。
还有一个容易忽略的点——死区时间。高边管和低边管不能同时导通，否则会直通短路。死区时间设得太长，体二极管导通，效率下降；设得太短，有直通风险。我习惯用自适应死区控制，根据负载电流动态调整。
2.5 反馈环路与补偿
反馈环路是 PMIC 的「大脑」。它决定了输出电压的精度、瞬态响应和稳定性。
环路的核心是误差放大器。它把反馈电压和基准电压比较，输出一个误差信号，控制功率管的占空比。补偿网络就接在误差放大器周围，用来调整环路的频率响应。
补偿的类型有三种：
- Type-I：只有一个积分电容。适合输出电容 ESR 很大的场景，比如老式的电解电容。现在基本不用了。
- Type-II：加了一个电阻和一个电容，引入一个零点和极点。适合输出电容 ESR 适中的场景。我大部分 Buck 设计都用 Type-II。
- Type-III：再加一对零极点。适合输出电容是 MLCC 的场景，因为 MLCC 的 ESR 极小，相位裕度不够。Type-III 可以多提供 90 度的相位提升。
实战经验：补偿参数怎么调？我一般先算一下 LC 双极点频率，然后让补偿零点放在这个频率附近。再用仿真看环路增益和相位裕度。目标相位裕度 45-60 度，增益裕度 10dB 以上。如果相位裕度不够，就增加补偿电阻或者减小补偿电容。
我记得有一次，一个 Buck 设计在轻载时环路振荡。查了半天，发现是输出电容的 ESR 随温度变化太大。低温下 ESR 升高，导致零点频率偏移，环路不稳定。解决办法是换了一颗温度特性更好的电容，同时在补偿网络里加了一个额外的零点，覆盖更宽的温度范围。
最后说一句，环路补偿这东西，理论计算只能给个起点。真正要调好，还得靠仿真和实测。我建议每个 PMIC 设计都预留补偿元件的焊盘，方便调试时更换。
好了，这一章的内容就这些。下一章咱们聊聊 PMIC 的时序控制和保护电路，那又是另一片天地。