4. 功率放大器（PA）基础：PA分类、效率与线性度权衡、负载线理论
各位同学，咱们今天聊聊功率放大器。说实话，PA是整个发射机链路里最“烧钱”也最“烧脑”的模块。我做了十几年射频芯片，每次流片回来最紧张的就是测PA——效率够不够？线性度行不行？有没有自激？嗯，今天我把这些经验掰开了揉碎了讲给你们听。
4.1 PA的分类：从A到F，各有各的脾气
PA的分类，说白了就是看晶体管在一个信号周期里导通多长时间。这个导通角决定了PA的“性格”——你是要效率还是要线性度？鱼和熊掌不可兼得。
A类PA：最老实，但最费电
A类PA的晶体管在整个信号周期内都导通，导通角360°。它的线性度是最好的，失真最小。但效率呢？理论上最高只有50%，实际做出来能有30%-40%就不错了。
我记得有一次做基站PA，客户要求极高的线性度，没办法，只能上A类。结果散热片大得像块砖头。你想想看，一半的能量都变成热量散掉了，能不烫吗？
关键参数：
- 导通角：360°
- 最大理论效率：50%
- 典型应用：高线性度需求场景（如测试仪器）
B类PA：效率上去了，但交越失真来了
B类PA的导通角只有180°，也就是半个周期工作，半个周期休息。效率一下子提升到理论78.5%。但问题来了——信号过零点附近，两个管子交替工作，会产生交越失真。
我刚开始做设计时，觉得B类效率高就硬上，结果测出来的EVM惨不忍睹。后来才明白，B类通常需要配合推挽结构，而且得加偏置电路来缓解交越失真。
AB类PA：折中的艺术
AB类介于A类和B类之间，导通角在180°到360°之间。这是工程上最常用的类型。效率比A类高，线性度比B类好。说白了，就是两边都沾点光。
我个人习惯，做手机PA首选AB类。效率能做到50%-60%，线性度也够用。你调好静态工作点，基本就能满足大多数通信标准的要求。
C类PA：效率至上，线性度靠边站
C类PA的导通角小于180°，效率可以超过80%。但线性度很差，输出信号失真严重。它只适合恒包络调制，比如早期的FM通信。
我曾经在一个物联网项目中试过C类PA，效率确实漂亮，但一上QPSK信号，频谱就乱成一锅粥。所以，C类只适合那些不在乎信号形状的应用。
D/E/F类：开关模式PA，效率的极致
这几类PA把晶体管当作开关来用，要么全开，要么全关。理论上效率可以接近100%。
- D类：用PWM方式工作，适合低频应用。射频段寄生参数太大，不太好做。
- E类：通过谐振网络实现零电压开关（ZVS），效率极高。我做过一个2.4GHz的E类PA，效率做到了85%以上。
- F类：利用谐波控制，让电压和电流波形在时域上错开。设计起来比较讲究，需要对谐波阻抗做精细控制。
我的经验：开关类PA虽然效率高，但驱动电路复杂，而且对负载变化很敏感。如果你做的是多频段、多模的芯片，建议还是老老实实用AB类。
4.2 效率与线性度的权衡：永恒的博弈
做PA设计，你永远绕不开这个矛盾。效率高了，线性度就差；线性度好了，效率就低。为什么会这样？
咱们从物理层面想：要提高线性度，晶体管必须工作在接近A类的状态，这时候静态电流大，功耗自然就高。反过来，要提高效率，就得让晶体管进入饱和区或者开关状态，这时候信号波形被“削”了，失真就来了。
| PA类型 | 典型效率 | 线性度 | 典型应用 |
|---|---|---|---|
| A类 | 30%-40% | 优秀 | 测试仪器、高保真通信 |
| AB类 | 50%-60% | 良好 | 手机、基站 |
| B类 | 60%-70% | 一般 | 推挽结构、早期通信 |
| C类 | 70%-80% | 差 | 恒包络调制 |
| D/E/F类 | 80%-95% | 差（需校正） | 高效率需求、特定频段 |
那怎么权衡呢？我一般会先看系统指标。如果EVM要求很严，比如5G NR的256QAM，那线性度是第一位，效率可以牺牲一点。如果只是做物联网，对信号质量要求不高，那就往效率上靠。
避坑指南：我曾经在一个项目中，为了追求效率把PA偏置调得很低，结果ACPR（邻道功率比）超标了整整10dB。后来不得不加数字预失真（DPD）来补救。所以，设计初期就要想好，你是打算用DPD来换效率，还是纯模拟硬扛。
4.3 负载线理论：PA设计的核心
负载线理论，说白了就是告诉你：PA的输出功率和效率，跟负载阻抗有直接关系。你选对了负载线，PA就能工作在最佳状态。
什么是负载线？
晶体管的输出特性曲线上，有一条线表示在不同输出电压下，电流的变化轨迹。这条线就是负载线。它的斜率由负载阻抗决定。
举个例子：你给PA接一个50Ω的负载，那负载线的斜率就是1/50。如果接100Ω，斜率就变成1/100。斜率变了，PA的工作点、输出功率、效率全都会变。
最佳负载线怎么找？
我习惯用“负载牵引”的方法。简单说，就是扫不同的负载阻抗，看PA的输出功率和效率怎么变化。然后找到那个“甜点”——功率和效率都还不错的位置。
// 负载牵引仿真伪代码示例
for Z_load in 1:50:100: // 从1Ω到100Ω扫
simulate_PA(Z_load);
record(Pout, PAE);
end
plot(Pout vs Z_load, PAE vs Z_load);
// 找到Pout和PAE的交叉点
实际芯片设计时，我不会真的去扫100个点，太费时间。一般先根据理论公式估算一个初始值，然后在附近扫几个点微调。
负载线对效率的影响
你想想看，如果负载阻抗太小，电流很大但电压摆幅很小，输出功率上不去。如果负载阻抗太大，电压摆幅受限（受电源电压限制），电流又太小。所以，存在一个最优负载阻抗，让电压和电流的摆幅都达到最大。
这个最优负载阻抗怎么算？有个简单公式：R_opt = (Vdd - Vknee) / I_max。其中Vknee是晶体管的膝点电压，I_max是最大允许电流。
实战经验：我在设计一个5V供电的PA时，算出来R_opt大概是12Ω。但实际测试发现，14Ω的时候效率反而更高。为什么？因为寄生参数把负载线“拉歪”了。所以，理论计算只能当参考，最终还是要靠仿真和测试来定。
负载线与线性度的关系
负载线越陡（阻抗越小），PA越容易进入饱和区，线性度就越差。反过来，负载线越平缓（阻抗越大），PA工作在线性区的时间越长，线性度越好，但输出功率会下降。
所以，设计时你要在负载线上“走钢丝”。我一般会留一点余量，让负载线稍微偏向线性区一侧，然后用DPD把效率拉回来。这样既保证了线性度，又不至于效率太低。
小结
PA的分类、效率与线性度的权衡、负载线理论，这三块是PA设计的基石。你把这些搞懂了，设计PA就有了方向感。下次咱们聊具体的PA电路拓扑，比如共源、共栅、Cascode这些结构怎么选。到时候我再分享一些流片失败的案例，保证你们听了印象深刻。